| 主权项 |
1.一种半导体元件,包含: 一第一电晶体,该第一电晶体系形成于一半导体基 体的第一区域中而且包括一第一闸极电极; 一第一侧壁间隔材,该第一侧壁间隔材系形成于该 第一闸极电极的侧壁上而且系由一第一绝缘薄膜 形成; 一第二侧壁间隔材,该第二侧壁间隔材系形成于该 在其上系形成有该第一侧壁间隔材之第一闸极电 极的侧壁上而且系由一第二绝缘薄膜形成;及 一氧化薄膜,该氧化薄膜系形成于该半导体基体与 该第一侧壁间隔材和该第二侧壁间隔材之间,在该 半导体基体与该第二侧壁间隔材之间之氧化薄膜 的薄膜厚度是比在该半导体基体与该第一侧壁间 隔材之间之氧化薄膜的薄膜厚度薄。 2.如申请专利范围第1项所述之半导体元件,更包含 : 一第二电晶体,该第二电晶体系形成于该半导体基 体的第二区域中而且包括一第二闸极电极;及 一第三侧壁间隔材,该第三侧壁间隔材系形成于该 第二闸极电极的侧壁上而且系由该第二绝缘薄膜 形成。 3.如申请专利范围第2项所述之半导体元件,其中 在该半导体基体与该第二侧壁间隔材之间之氧化 薄膜的薄膜厚度是比该第二电晶体之闸极绝缘薄 膜的薄膜厚度薄。 4.如申请专利范围第1项所述之半导体元件,其中 该第一闸极电极具有一个包括一悬浮闸极与一控 制闸极的堆叠式闸极结构。 5.如申请专利范围第1项所述之半导体元件,其中 该氧化薄膜系延伸在该第一闸极与该第一侧壁间 隔材之间。 6.如申请专利范围第1项所述之半导体元件,其中 该第一绝缘薄膜是为氮化矽薄膜,而该第二绝缘薄 膜是为氧化矽薄膜。 7.一种用于制造半导体元件的方法,包含如下之步 骤: 形成一第一导电薄膜于一个具有一第一区域和一 第二区域的半导体基体上; 把在该第一区域中的该第一导电薄膜定以图案俾 可形成一第一闸极电极在该第一区域中; 藉着热氧化来形成一氧化薄膜于该半导体基体的 表面和该第一闸极电极的侧壁上; 形成一由一第一绝缘薄膜形成的第一侧壁间隔材 于该在其上形成有该氧化薄膜之第一闸极电极的 侧壁上; 利用该第一侧壁间隔材作为光罩把形成在该半导 体基体之表面上的氧化薄膜移去;及 形成一由一第二绝缘薄膜形成的第二侧壁间隔材 于该在其上形成有该氧化薄膜和该第一侧壁间隔 材之第一闸极电极的侧壁上。 8.如申请专利范围第7项所述之制造半导体元件的 方法, 在移去该氧化薄膜的步骤之后及在形成该第二侧 壁间隔材的步骤之前,更包含如下之步骤:把在该 第二区域中的第一导电薄膜定以图案俾可形成一 第二闸极电极于该第二区域中, 在形成一第二侧壁间隔材的步骤中,该第二侧壁间 隔材亦被形成于该第二闸极电极的侧壁上。 9.如申请专利范围第7项所述之制造半导体元件的 方法,更包含: 在形成该第一导电薄膜的步骤之前,形成一第二导 电薄膜于该第一区域中的步骤,及 在形成该第一闸极电极的步骤之后,利用该第一闸 极电极作为光罩把该第二导电薄膜定以图案来形 成该第二导电薄膜的悬浮闸极。 10.如申请专利范围第7项所述之制造半导体元件的 方法,其中 在移去该氧化薄膜的步骤中,该氧化薄膜系被移去 因此在该氧化薄膜被蚀刻之后在该半导体基体之 表面上之氧化薄膜的残余薄膜厚度是比要被形成 于该第二区域中之电晶体之闸极绝缘薄膜的薄膜 厚度薄。 11.如申请专利范围第7项中之任一者所述之制造半 导体元件的方法, 在形成该第一导电薄膜的步骤之后与在形成该第 一闸极电极的步骤之前,更包含形成一第三绝缘薄 膜于该第一导电薄膜上的步骤, 在形成该氧化薄膜的步骤中,利用该第三绝缘薄膜 作为光罩,该半导体基体和该第一导电薄膜系被氧 化。 12.如申请专利范围第11项所述之制造半导体元件 的方法,其中 在形成该第一闸极电极的步骤和形成该第二闸极 电极的步骤中,该第三绝缘薄膜系被使用作为一个 微影用的防反射薄膜。 13.如申请专利范围第11项所述之制造半导体元件 的方法,其中 该第三绝缘薄膜在该第二侧壁间隔材被形成时系 被移去。 14.如申请专利范围第7项所述之制造半导体元件的 方法, 在形成该第二侧壁间隔材的步骤之后,更包含选择 地形成一矽化薄膜于该半导体基体和该第一闸极 电极上。 15.如申请专利范围第7项所述之制造半导体元件的 方法,其中 在移去该氧化薄膜的步骤中,该氧化薄膜系藉着湿 蚀刻来被蚀刻。 16.如申请专利范围第7项所述之制造半导体元件的 方法,其中 该第一绝缘薄膜是为一氮化矽薄膜,而该第二绝缘 薄膜是为一氧化矽薄膜。 图式简单说明: 第1图是为本发明之一实施例之半导体元件的平面 图,其显示该半导体元件的结构。 第2和3图是为本发明之实施例之半导体元件的概 略剖视图,其显示该半导体元件的结构。 第4A-4B、5A-5B、6A-6B、7A-7B、8A-8B、9A-9B、10A-10B、11A -11B、12A-12B、13A-13B、14A-14B、15A-15B、16A-16B、17A-17B 、18、19、20A-20D、21A-21C、和22A-22C图是为本发明之 实施例之半导体元件之以制造该半导体元件之方 法之步骤之方式的剖视图,其显示该方法。 第23图是为习知半导体元件的平面图,其显示该习 知半导体元件的结构。 第24A-24C、25A-25C、26A-26B、27A-27C、28A-28C、和29A-29B 图是为习知半导体元件之以制造该习知半导体元 件之方法之步骤之方式的剖视图,其显示该方法。 |
