分离闸极快闪记忆晶胞之字元线结构及其制造方法

摘要

一种分离闸极快闪记忆晶胞(Split Gate Flash Memory Cell)之字元线(Word Line)结构及其制造方法。此方法系先提供分离闸极快闪记忆晶胞之闸极结构，其中此闸极结构上形成有字元线之材料层。再于此字元线材料层上形成覆盖层。接着，利用化学机械研磨(CMP)技术移除部分之覆盖层与部分之字元线材料层。于暴露之字元线材料层的表面上形成氧化层后，去除剩下之覆盖层及其下方之字元线材料层，而形成分离闸极快闪记忆晶胞之方型(Box- shape)字元线。

主权项

1.一种分离闸极快闪记忆晶胞之字元线的制造方 法,至少包括: 提供一基材,其中部分之该基材上至少已形成该分 离闸极快闪记忆晶胞之一闸极结构,且该闸极结构 之侧壁至少包括一间隙壁; 形成一介电层位于该闸极结构与该基材上; 形成一导电层位于该介电层上; 形成一覆盖层位于该导电层上; 进行一平坦化步骤直至暴露出该间隙壁为止; 形成一氧化层于暴露出之该导电层上,其中该氧化 层之蚀刻速率不同于该覆盖层之蚀刻速率;以及 去除剩余之该覆盖层及该覆盖层下方之该导电层 。 2.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该间隙壁之材料为 氧化矽。 3.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该介电层之材料为 氧化矽。 4.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该导电层之材料为 复晶矽。 5.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该覆盖层之材料为 氮化矽。 6.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该覆盖层之厚度介 于600至1800之间。 7.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该平坦化步骤为一 化学机械研磨步骤。 8.如申请专利范围第7项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该化学机械研磨步 骤至少包括: 使用一硬研磨垫; 控制一下压力介于2psi至5psi之间; 控制一研磨平台之旋转速率介于50rpm至100rpm之间; 以及 控制一研磨头之旋转速率介于50rpm至100rpm之间。 9.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该氧化层之厚度大 于200。 10.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中形成该氧化层之步 骤系一热处理步骤。 11.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中去除剩余之该覆盖 层及该覆盖层下方之该导电层的步骤系利用一非 等向性蚀刻法。 12.如申请专利范围第1项所述之分离闸极快闪记忆 晶胞之字元线的制造方法,其中该闸极结构至少包 括: 一源极位于该基材中; 二闸极氧化层位于该基材上,且每一该些闸极氧化 层位于部分之该源极上; 二第一导电薄膜分别位于部分之该些闸极氧化层 上; 二第一氧化矽间隙壁分别位于该些第一导电薄膜 上; 二第二氧化矽间隙壁分别位于另一部分之该些闸 极氧化层以及该些第一氧化矽间隙壁之侧壁上; 一第二导电薄膜位于另一部分之该源极、该些第 一氧化矽间隙壁、以及该些第二氧化矽间隙壁上; 以及 一氧化薄膜位于该第二导电薄膜上。 13.一种分离闸极快闪记忆晶胞之字元线的制造方 法,至少包括: 提供一基材,其中部分之该基材上至少已形成该分 离闸极快闪记忆晶胞之一闸极结构,且该闸极结构 之侧壁至少包括一间隙壁; 形成一第一氧化层位于该闸极结构与该基材上; 形成一复晶矽层位于该氧化层上; 形成一覆盖层位于该复晶矽层上; 进行一化学机械研磨步骤直至暴露出该间隙壁为 止; 形成一第二氧化层于暴露出之该复晶矽层上,其中 该第二氧化层之蚀刻速率不同于该覆盖层之蚀刻 速率;以及 去除剩余之该覆盖层及该覆盖层下方之该复晶矽 层。 14.如申请专利范围第13项所述之分离闸极快闪记 忆晶胞之字元线的制造方法,其中该间隙壁之材料 为氧化矽。 15.如申请专利范围第13项所述之分离闸极快闪记 忆晶胞之字元线的制造方法,其中该覆盖层之材料 为氮化矽。 16.如申请专利范围第13项所述之分离闸极快闪记 忆晶胞之字元线的制造方法,其中该覆盖层之厚度 介于600至1800之间。 17.如申请专利范围第13项所述之分离闸极快闪记 忆晶胞之字元线的制造方法,其中该化学机械研磨 步骤至少包括: 使用一硬研磨垫; 控制一下压力介于2psi至5psi之间; 控制一研磨平台之旋转速率介于50rpm至100rpm之间; 以及 控制一研磨头之旋转速率介于50rpm至100rpm之间。 18.如申请专利范围第13项所述之分离闸极快闪记 忆晶胞之字元线的制造方法,其中该第二氧化层之 厚度大于200。 19.如申请专利范围第13项所述之分离闸极快闪记 忆晶胞之字元线的制造方法,其中形成该第二氧化 层之步骤系一热处理步骤。 20.如申请专利范围第13项所述之分离闸极快闪记 忆晶胞之字元线的制造方法,其中去除剩余之该覆 盖层及该覆盖层下方之该导电层的步骤系利用一 非等向性蚀刻法。 21.如申请专利范围第13项所述之分离闸极快闪记 忆晶胞之字元线的制造方法,其中该闸极结构至少 包括: 一源极位于该基材中; 二闸极氧化层位于该基材上,且每一该些闸极氧化 层位于部分之该源极上; 二第一导电薄膜分别位于部分之该些闸极氧化层 上; 二第一氧化矽间隙壁分别位于该些第一导电薄膜 上; 二第二氧化矽间隙壁分别位于另一部分之该些闸 极氧化层以及该些第一氧化矽间隙壁之侧壁上; 一第二导电薄膜位于另一部分之该源极、该些第 一氧化矽间隙壁、以及该些第二氧化矽间隙壁上; 以及 一氧化薄膜位于该第二导电薄膜上。 图式简单说明: 第1图至第7图系绘示习知分离闸极快闪记忆晶胞 之字元线的制程剖面图。 第8图至第15图系绘示依照本发明一较佳实施例之 一种分离闸极快闪记忆晶胞之字元线的制程剖面 图。