| 主权项 |
1.一种用于一管线式类比至数位转换器(pipelined ADC )中的相乘数位至类比转换器级(MDAC stage),该相乘 数位至类比转换器级包含有: 一输入节点,用来接收一类比讯号; 一子类比至数位转换器,用来将该类比讯号转换成 一数位码; 一放大器; 一第一电容,选择性地连接于该该输入节点与该放 大器的输入端之间,以及该放大器的输入端与该放 大器的输出端之间;以及 复数个并联的第二电容,选择性地接于该输入节点 与该放大器的输入端之间,以及复数个相对应的数 位参考讯号与该放大器的输入端之间;其中该等数 位参考讯号包含有对应于该数位码的数位讯号以 及一第一校正讯号; 其中于一取样阶段时,该第一电容系连接于该输入 节点与该放大器的输入端之间,该等二电容系并联 于该输入节点与该放大器的输入端之间;于一保持 阶段时,该第一电容系连接于该放大器的输入端与 该放大器的输出端之间,该等第二电容系并联于该 等数位参考讯号与该放大器的输入端之间。 2.如申请专利范围第1项所述之相乘数位至类比转 换器级,其中该等第二电容的总和实质上系等于该 第一电容。 3.一种管线式类比至数位转换器,其包含有如申请 专利范围第1项所述之相乘数位至类比转换器级。 4.如申请专利范围第3项所述之管线式类比至数位 转换器,其另包含有: 一乘法器,连接于该管线式类比至数位转换器中最 后一级的相乘数位至类比转换器级的输出端,该乘 法器系用来决定出最后一级的相乘数位至类比转 换器级的输出乘上一第二校正讯号的乘积,其中该 第二校正讯号系对应于该第一校正讯号; 一低通滤波器,连接于该乘法器,用来对该乘法器 的输出进行滤波,并输出一直流成分;以及 一编码器,用来接收该等相乘数位至类比转换器级 的输出,并产生一数位输出讯号,以及使用该直流 成分对该数位输出讯号进行补偿。 5.如申请专利范围第4项所述之管线式类比至数位 转换器,其中该第一与该第二校正讯号系为具有相 同波形的随机数位二元序列。 6.如申请专利范围第4项所述之管线式类比至数位 转换器,其另包含有一伪随机讯号产生器,用来产 生该第一与该第二校正讯号。 7.如申请专利范围第4项所述之管线式类比至数位 转换器,其另包含有一记忆体,用来储存该直流成 分,其中该编码器可对该记忆体进行存取动作。 8.一种用来对一管线式类比至数位转换器进行背 景校正(background calibration)的方法,该管线式类比至 数位转换器包含有复数个串联的相乘数位至类比 转换器级,该方法包含有: 于一取样阶段,将一输入类比讯号取样于一相乘数 位至类比转换器级中的一第一电容以及复数个第 二电容上; 于一保持阶段,将一第一校正讯号使用于该相乘数 位至类比转换器级中的一第二电容上; 将管线式类比至数位转换器中最后一级的相乘数 位至类比转换器级的输出讯号与一第二校正讯号 合并,其中该第二校正讯号系对应于该第一校正讯 号;以及 将该第二校正讯号自该管线式类比至数位转换器 的数位输出中滤除。 9.如申请专利范围第8项所述之方法,其另包含有: 于相对应的保持阶段时,依序将该第一校正讯号使 用于相对应的相乘数位至类比转换器级中的第二 电容上,其中依序系指依照该等相乘数位至类比转 换器级的有效位元値递增的顺序。 10.如申请专利范围第8项所述之方法,其中该等第 二电容的总和实质上系等于该第一电容。 11.如申请专利范围第8项所述之方法,其中该第一 与该第二校正讯号系为具有相同波形的随机数位 二元序列。 图式简单说明: 图一为习知技术一管线式ADC的示意图。 图二为习知技术用于图一之ADC中的MDAC的示意图。 图三为习知技术一二基数1.5位元切换式电容MDAC的 示意图。 图四为习知技术一二基数1.5位元切换式电容MDAC转 换特性的示意图。 图五为本发明二基数1.5位元切换式电容MDAC的一实 施例示意图。 图六为图五中管线式MDAC的一实施例示意图。 图七为本发明管线式ADC的一实施例示意图。 图八为图六与图七中低通滤波器之效应的示意图 。 图九为本发明对低通滤波器设计时的暂态行为的 示意图。 图十为于不同输入频率下本发明ADC输出之讯杂失 真比的示意图。 |
