发明名称 积层电容元件
摘要 介电体本体12内配置有内部导体层14以及设置于内部导体层14内侧,与其以陶瓷层12A相隔的内部导体层16介电体本体12沿陶瓷层积层方向Y的边长W比沿与Y轴交叉方向(X,Y轴方向)的边长L、T为长。各内部导体层14、16上形成有切入部18a、18b,内部导体层14由切入部18a分隔为通路部20A、20B,切入部18b将内部导体层16分隔为通路部22A、22B。上述通路部经由未切端19相连,其上电流流向彼此相反。积层电容元件的等效电感大幅降低且可降低CPU用电源的电压变动。
申请公布号 TWI253090 申请公布日期 2006.04.11
申请号 TW093103292 申请日期 2004.02.12
申请人 TDK股份有限公司 发明人 富正明;小野寺伸也
分类号 H01G4/12 主分类号 H01G4/12
代理机构 代理人 洪澄文 台北市大安区信义路4段279号3楼
主权项 1.一种积层电容元件,包含一介电层以及于一介电 体本体内交互配置,且由该介电层隔绝的第一与第 二内部导体层, 其特征在于: 该第一内部导体层至少包含一第一切入部;该第二 内部导体层少包含一第二切入部;该等内部导体层 分别因上述切入部而于同一平面上形成由未切端 连接的至少二通路部,且该等同一平面上相互邻接 的通路部上的电流流向相反。 2.如申请专利范围第1项所述积层电容元件,其中该 第一内部导体层中形成有第一引线部,第二内部导 体层中形成有第二引线部,以使上述由经由该介电 层相互邻接的第一与第二内部导体层上所形成的 通路部间电流流向相反。 3.如申请专利范围第2项所述积层电容元件,其中该 等引线部仅经由该介电体本体的一面延伸出来。 4.如申请专利范围第3项所述积层电容元件,其中该 介电体本体上延伸有该等引线部之一面,形成有与 该第一引线部接续的第一端子电极,以及与该第一 端子电极未直接接续而相互绝缘,且与该第二引线 部接续的第二端子电极。 5.如申请专利范围第4项所述积层电容元件,其中该 介电体本体为直方体,且沿该介电层积层方向的边 长比与该介电体积层方向交叉方向的另两边边长 为长,并于前述介电体本体的一面上形成有上述第 一端子电极与第二端子电极。 6.如申请专利范围第5项所述积层电容元件,其中该 介电体本体的一面上的第一端子电极与第二端子 电极略呈平行并间隔一既定距离,且延上述积层方 向延伸。 7.如申请专利范围第6项所述积层电容元件,其中该 第一引线部形成于上述介电层纵长方向一侧第一 端部的附近,而第二引线部形成于上述介电层纵长 方向另一侧第二端部的附近。 8.如申请专利范围第1-7项中任一项所述积层电容 元件,其中该等用以区别上述经介电层而相互邻接 的第一与第二内部导体层使其区别为上述通路部 的第一与第二切入部,分别设置于邻接的内部导体 层间略为相同的位置。 9.如申请专利范围第2-7项中任一项所述积层电容 元件,其中该形成于第一内部导体层的第一切入部 的起点开始于该第一内部导体层的第一引线部附 近,而该形成于第二内部导体层的第二切入部的起 点开始于该第二内部导体层的第二引线部附近,且 该等切入部分别设置于邻接的内部导体层间略为 相同的位置。 10.如申请专利范围第9项所述积层电容元件,其中 该形成于第一内部导体层的第一切入部略呈L字形 ,而形成于第二内部导体层的第二切入部位于该介 电层略中央处并呈沿该介电层纵长方向延伸的直 线状,且该第一切入部与第二切入部间夹有上述介 电层并设置于略为相同的位置。 11.如申请专利范围第1-7项中任一项所述积层电容 元件,其中该第一内部导体层内形成有复数个第一 切入部,前述第二内部导体层内分别于对应上述第 一切入部处形成有复数个第二切入部,且经由上述 介电层而相互对应的切入部的该等未切端,系沿该 等切入部纵长方向而相互设置于相反侧。 12.如申请专利范围第11项中所述积层电容元件,其 中该第一与第二切入部系分别于内部导体层上朝 略垂直于上述介电层纵长方向相异设置。 13.如申请专利范围第11项中所述积层电容元件,其 中该第一与第二切入部系分别于内部导体层上朝 略倾斜于上述介电层纵长方向相异设置。 14.如申请专利范围第1-7项中任一项所述积层电容 元件,其特征在上述未切端的宽度与上述通路的宽 度相同。 15.如申请专利范围第1-7项中任一项所述积层电容 元件,其中该等切入部的宽度为100-200m。 16.如申请专利范围第2-7项中任一项所述积层电容 元件,其中该第一引线部系由因第一切入部区分成 的通路部之一延伸而来,该第二引线部系由因第二 切入部区分成的通路部之一延伸而来。 17.如申请专利范围第2项所述积层电容元件,其中 该第一引线部乃由该介电体本体一侧的第一侧面 延伸出,该该第二引线部乃由该介电体本体另一侧 与该第一侧面相对的第二侧面延伸出。 18.如申请专利范围第17项所述积层电容元件,其中 该第一侧面上形成有与该第一引线部接续的第一 端子电极,该第二侧面上形成有与该第二引线部接 续的第二端子电极。 19.如申请专利范围第18项所述积层电容元件,其中 该介电体本体为直方体,且沿该介电层积层方向的 边长比与该介电体积层方向交叉方向的另两边边 长为长,并于前述介电体本体的相对两侧面上分别 形成有上述第一端子电极与第二端子电极。 20.如申请专利范围第17-19项中任一项所述积层电 容元件,其中该等用以区别上述经介电层而相互邻 接的第一与第二内部导体层使其区别为上述通路 部的第一与第二切入部,分别设置于邻接的内部导 体层间略为相同的位置。 21.如申请专利范围第20项所述积层电容元件,其中 该形成于第一内部导体层的第一切入部的起点开 始于该第一内部导体层的第一引线部附近,而该形 成于第二内部导体层的第二切入部的起点开始于 该第二内部导体层的第二引线部附近,且该等切入 部分别设置于邻接的内部导体层间略为相同的位 置。 22.如申请专利范围第21项所述积层电容元件,其中 该第一切入部与第二切入部沿着各内部导体层的 纵长方向形成于各内部导体层的中央区,各切入部 的未切端间隔有该介电层并设置于相异位置。 23.如申请专利范围第17-19项中任一项所述积层电 容元件,其中该第一引线部系由因第一切入部区分 成的通路部之一延伸而来,该第二引线部系由因第 二切入部区分成的通路部之一延伸而来。 24.如申请专利范围第23项所述积层电容元件,其中 该第一与第二切入部的宽度与上述通路部的宽度 实质相同。 25.如申请专利范围第23项所述积层电容元件,其中 该第一与第二切入部的宽度实质上大于上述通路 部的宽度。 26.如申请专利范围第17-19项中任一项所述积层电 容元件,其中该第一与第二切入部系分别于内部导 体层上朝略垂直于上述介电层纵长方向相异设置 。 27.如申请专利范围第17-19项中任一项所述积层电 容元件,其中该第一与第二切入部系分别于内部导 体层上朝上述介电层纵长方向相异设置。 28.如申请专利范围第17-19项中任一项所述积层电 容元件,其中该第一与第二切入部系分别于内部导 体层上朝略倾斜于上述介电层纵长方向相异设置 。 29.如申请专利范围第17-19项中任一项所述积层电 容元件,其特征在上述未切端的宽度与上述通路的 宽度相同。 30.如申请专利范围第17-19项中任一项所述积层电 容元件,其中该等切入部的宽度为100-200m。 图式简单说明: 第1图为本发明第一实施例中积层电容元件的立体 图。 第2图为第1图所示积层电容元件的分解立体图,分 别显示两种的内部导体层。 第3图显示第1图中积层电容元件构造的剖面图。 第4图为分别显示本发明第二实施例中积层电容元 件两种内部导体部分的平面图。 第5图为分别显示本发明第三实施例中积层电容元 件两种内部导体部分的平面图。 第6图为第四实施例积层电容元件的斜视透射图。 第7图为分别显示第6图中积层电容元件两种内部 导体部分的平面图。 第8图为分别显示本发明第五实施例中积层电容元 件两种内部导体部分的平面图。 第9图为分别显示本发明第六实施例中积层电容元 件两种内部导体部分的平面图。 第10图为分别显示本发明第七实施例中积层电容 元件两种内部导体部分的平面图。 第11图为显示各试料衰减特性的图表。 第12图为采用积层电容元件的电路图。 第13图为采用传统积层电容元件之电路中电流变 动与电压变动的关系图表。 第14图为显示第一传统例中积层电容元件的立体 图。 第15图为显示第14图中积层电容元件之内部导体部 分的分解立体图。 第16图为显示传统例中积层电容元件的第一构造 剖面图。 第17图为显示传统例中积层电容元件的第二构造 剖面图。
地址 日本