| 主权项 |
1.一种半导体元件的形成方法,包括: 提供一半导体基底; 在该半导体基底上形成一第一绝缘层; 以一反应气体在该第一绝缘层上形成一浮置闸,其 中该浮置闸包括具有50埃至300埃的一晶粒大小的 一微晶材质; 在该浮置闸上形成一第二绝缘层;以及 在该第二绝缘层上形成一控制闸。 2.如申请专利范围第1项所述之半导体元件的形成 方法,其中该第一绝缘层包括氧化物、氮化物,或 是其组合。 3.如申请专利范围第1项所述之半导体元件的形成 方法,其中该第二绝缘层包括氧化层、氮化层,或 是其组合。 4.如申请专利范围第1项所述之半导体元件的形成 方法,其中以该反应气体与一第二气体的组合,形 成该浮置闸。 5.如申请专利范围第4项所述之半导体元件的形成 方法,其中该反应气体包括SiX,其中X包括至少H4、H2 Cl2、HCl3、D4、D2Cl2,与D3Cl其中之一个。 6.如申请专利范围第4项所述之半导体元件的形成 方法,其中该反应气体包括SiX、Si2Y,或SiX与Si2Y的一 组合。 7.如申请专利范围第6项所述之半导体元件的形成 方法,其中X包括至少H4、H2Cl2、HCl3、D4、D2Cl2与D3Cl 其中之一个。 8.如申请专利范围第6项所述之半导体元件的形成 方法,其中Y包括至少H6、H4Cl2、H2Cl4、D6、D4Cl2与D2Cl 4其中之一个。 9.如申请专利范围第4项所述之半导体元件的形成 方法,其中该第二气体包括D2、H2与D3其中之一个或 更多个。 10.如申请专利范围第1项所述之半导体元件的形成 方法,更包括在该半导体基底中形成数个位元线。 11.如申请专利范围第1项所述之半导体元件的形成 方法,更包括在该控制闸上形成一氮化层。 12.如申请专利范围第1项所述之半导体元件的形成 方法,更包括热处理该浮置闸,以增加该多晶材质 的该晶粒大小到200埃至600埃之间。 13.一种半导体元件的形成方法,包括: 提供一矽基底; 在该矽基底中,选择性掺杂该矽基底,以形成数个 位元线; 在该矽基底上,形成一第一绝缘层; 在该第一绝缘层上,形成一浮置闸,其中该浮置闸 包括一非晶材质; 热处理记忆胞,将该非晶矽改变成一多晶矽材质; 在该浮置闸上,形成一第二绝缘层;以及 在该第二绝缘层上,形成一控制闸。 14.如申请专利范围第13项所述之半导体元件的形 成方法,其中该多晶矽材质的晶粒大小为200埃至500 埃。 15.如申请专利范围第13项所述之半导体元件的形 成方法,其中形成该浮置闸的步骤,更包括以一组 合气体沉积该浮置闸,其中该组合气体包括一反应 气体。 16.如申请专利范围第15项所述之半导体元件的形 成方法,其中该反应气体包括SiX、Si2Y,或SiX与Si2Y的 一组合,其中X包括至少H4、H2Cl2、HCl3、D4、D2Cl2与D3 C1其中之一个,以及Y包括至少H6、H4Cl2、H2Cl4、D6、D 4Cl2与D2Cl4其中之一个。 17.如申请专利范围第15项所述之半导体元件的形 成方法,其中形成该浮置闸的步骤,更包括以该反 应气体与包括至少D2、H2与D3其中之一个的一第二 气体的组合沉积该浮置闸。 18.如申请专利范围第13项所述之半导体元件的形 成方法,更包括在该控制闸上形成一氮化矽层。 19.一种半导体记忆元件的形成方法,包括: 提供一矽基底; 在该矽基底中形成数个位元线; 在包括该些位元线的该矽基底上沉积一第一绝缘 层; 在该第一绝缘层上形成一浮置闸,其中该浮置闸包 括具有50埃至300埃晶粒大小的非晶材质与多晶矽 材质的其中之一; 在该浮置闸上形成一第二绝缘层; 在该第二绝缘层上形成数个字元线;以及 在该些字元线上形成一氮化矽层。 20.如申请专利范围第19项所述之半导体记忆元件 的形成方法,更包括热处理该浮置闸,以便该浮置 闸具有200埃至500埃的晶粒大小。 图式简单说明: 图1绘示使用依照本发明之较佳实施例的方法所制 造的半导体元件。 |
