| 主权项 |
1.一种于制造晶体电路装置过程中形成电晶体闸 极之方法,该方法包含: 提供一基板; 于该基板上形成一导体层,其中该基板与该导体层 间具有一介电层; 于该导体层上形成一遮罩层; 于该遮罩层上形成一阻层; 图案化该阻层,俾选择性地露出该遮罩层,其中该 阻层系于该阻层边缘之间展现第一间距; 蚀刻该露出的遮罩层,俾选择性地露出该导体层, 其中该遮罩层经蚀刻的边缘逐渐变细,以致于该遮 罩层系于该导体层顶面上之该遮罩层边缘之间展 现第二间距,其中该第二间距小于该第一间距;以 及 蚀刻该露出的导体层,俾完成一电晶体闸极。 2.如申请专利范围第1项所述之方法,其中该导体层 包含多晶矽。 3.如申请专利范围第1项所述之方法,其中该遮罩层 包含氮化矽。 4.如申请专利范围第1项所述之方法,其中蚀刻该露 出的遮罩层之步骤包含一乾式蚀刻,其进一步包含 CH3、CF4、O2及He之蚀刻化学作用。 5.如申请专利范围第1项所述之方法,其中该遮罩层 边缘相对于该基板顶面之角度系介于45与85间。 6.如申请专利范围第1项所述之方法,其中该遮罩层 具厚度为介于600与4,000间。 7.如申请专利范围第1项所述之方法,进一步包含形 成一绝缘区于该基板中,其中该遮罩层经蚀刻之边 缘系位于该绝缘区上方。 8.如申请专利范围第1项所述之方法,其中该电晶体 闸极为非挥发性记忆体装置之浮闸。 9.如申请专利范围第8项所述之方法,进一步包含: 于该浮闸上形成一控制闸,其中该控制闸系于一第 二介电层上具有一第二导体层;以及 于该基板中形成源极及汲极区。 10.一种于制造晶体电路装置过程中形成非挥发性 装置之浮闸之方法,该方法包含: 提供一基板; 于该基板中形成一绝缘区; 于该基板上形成一导体层,其中该基板与该导体层 间具有一介电层; 于该导体层上形成一遮罩层; 于该遮罩层上形成一阻层; 图案化该阻层,俾选择性地露出该遮罩层,其中该 阻层系于该阻层边缘之间展现第一间距; 蚀刻该露出的遮罩层,俾选择性地露出该导体层, 其中该遮罩层经蚀刻的边缘逐渐变细,以致于该遮 罩层系于该导体层顶面上之该遮罩层边缘之间展 现第二间距,其中该第二间距小于该第一间距,且 其中该遮罩层经蚀刻之边缘系位于该绝缘区上方; 以及 蚀刻该露出的导体层,俾完成一非挥发性记忆体装 置之浮闸。 11.如申请专利范围第10项所述之方法,其中该导体 层包含多晶矽。 12.如申请专利范围第10项所述之方法,其中该遮罩 层包含氮化矽。 13.如申请专利范围第10项所述之方法,其中蚀刻该 露出的遮罩层之步骤包含一乾式蚀刻,其进一步包 含CH3、F4、O2及He之蚀刻化学作用。 14.如申请专利范围第10项所述之方法,其中该遮罩 层边缘相对于该基板顶面之角度系介于45与85间 。 15.如申请专利范围第10项所述之方法,其中该遮罩 层具厚度为介于600与4,000间。 16.如申请专利范围第10项所述之方法,进一步包含: 于该浮闸上形成一控制闸,其中该控制闸系于一第 二介电层上具有一第二导体层;以及 于该基板中形成源极及汲极区。 17.一种于制造晶体电路装置过程中形成非挥发性 装置之方法,该方法包含: 提供一基板; 于该基板中形成一浅沟渠绝缘区; 于该基板上形成一多晶矽层,其中该基板与该多晶 矽层间具有一介电层; 于该多晶矽层上形成一遮罩层; 于该遮罩层上形成一阻层; 图案化该阻层,俾选择性地露出该遮罩层,其中该 阻层系于该阻层边缘之间展现第一间距; 蚀刻该露出的遮罩层,俾选择性地露出该多晶矽层 ,其中该遮罩层经蚀刻的边缘逐渐变细,以致于该 遮罩层系于该多晶矽层顶面上之该遮罩层边缘之 间展现第二间距,其中该第二间距小于该第一间距 ,且其中该遮罩层经蚀刻之边缘系位于该绝缘区上 方; 蚀刻该露出的多晶矽层,俾完成一浮闸; 于该浮闸上形成一控制闸,其中该控制闸系于一第 二介电层上具有一第二导体层;以及 于该基板中形成源极及汲极区,俾完成一非挥发性 装置。 18.如申请专利范围第17项所述之方法,其中蚀刻该 露出的遮罩层之步骤包含一乾式蚀刻,其进一步包 含CH3、F4、O2及He之蚀刻化学作用。 19.如申请专利范围第17项所述之方法,其中该遮罩 层边缘相对于该基板顶面之角度系介于45与85间 。 20.如申请专利范围第17项所述之方法,其中该遮罩 层具厚度为介于600与4,000间。 21.一种电晶体结构,该结构包含: 一基板; 一导体层位于该基板上,其中该基板与该导体层间 具有一介电层;以及 一图案化遮罩层位于该导体层上,俾选择性地露出 该导体层,其中该遮罩层经蚀刻的边缘系逐渐变细 。 22.如申请专利范围第21项所述之结构,其中该导体 层包含多晶矽。 23.如申请专利范围第21项所述之结构,其中该遮罩 层包含氮化矽。 24.如申请专利范围第21项所述之结构,其中该遮罩 层边缘相对于该基板顶面之角度系介于45与85间 。 25.如申请专利范围第21项所述之结构,其中该遮罩 层具厚度为介于600与4,000间。 26.如申请专利范围第21项所述之结构,进一步包含 一绝缘区位于该基板中,其中该遮罩层经蚀刻之边 缘系位于该绝缘区上方。 图式简单说明: 第1至3及4A至4C图说明一种于制造积体电路装置过 程中形成浮闸之先前技艺方法。 第5至9图系绘示本发明一较佳实施例。 |
