| 主权项 |
1.一种用来模拟一开关元件控制一无线电讯号之 输出的等效模拟电路,该等效模拟电路包含有: 一输入埠,用来输入该无线电讯号; 一输出埠,用来输出该无线电讯号; 一第一模块,连接于该输入埠,该第一模块包含有 一第一寄生电感以及一第一寄生电阻,而该第一寄 生电感与该第一寄生电阻串联; 一第二模块,连接于该输出埠,该第二模块包含有 一第二寄生电感以及一第二寄生电阻,而该第二寄 生电感与该第二寄生电阻串联; 一第三模块,连接于该第一模块及该第二模块,该 第三模块包含有一闸极电容、一闸极电阻以及一 闸极电感,该闸极电阻先与该闸极电感串联后再与 该闸极电容并联; 一第一闸极基底电容,连接于该第一模组与该第三 模块; 一第二闸极基底电容,连接于该第二模组与该第三 模块;以及 一第四模块,与该第一闸极基底电容及该第二闸极 基底电容串联,该第四模块包含有一基底电容、一 第一基底电阻、两第二基底电阻,该基底电容与该 第一基底电阻并联后连接于该两第二基底电阻。 2.如申请专利范围第1项之等效模拟电路,其另包含 有: 一第一通道模块,连接于该第一模块、该第三模块 以及该第一闸极基底电容,该第一通道模块包含一 第一通道电感、一第一通道电容以及一第一通道 电阻,该第一通道电感与该第一通道电容串联后再 与该第一通道电阻并联; 一第二通道模块,连接于该第一通道模块,该第二 通道模块包含一第二通道电感、一第二通道电容 以及一第二通道电阻,该第二通道电感与该第二通 道电容串联后再与该第二通道电阻并联;以及 一第三通道模块,连接于该第二通道模块、该第二 模块、该第三模块以及该第二闸极基底电容,该第 三通道模块包含一第三通道电感、一第三通道电 容以及一第三通道电阻,该第三通道电感与该第三 通道电容串联后再与该第三通道电阻并联; 其中该第一通道模块与该第二通道模块以及该第 三通道模块串联。 3.如申请专利范围第1项之等效模拟电路,其中该开 关元件为一金属氧化半导体(metal-oxide semiconductor, MOS)电晶体。 4.一种用来模拟一开关元件控制一无线电讯号之 输出的等效模拟电路,该等效模拟电路包含有: 一输入埠,用来输入一无线电讯号; 一输出埠,用来输出该无线电讯号; 一第一模块,连接于该输入埠,该第一模块包含有 一第一寄生电感以及一第一寄生电阻; 一第二模块,连接于该输出埠,该第二模块包含有 一第二寄生电感以及一第二寄生电阻; 一第三模块,连接于该第一模块及该第二模块,该 第三模块包含有一闸极电容、一闸极电阻以及一 闸极电感; 一第一闸极基底电容,连接于该第一模组与该第三 模块; 一第二闸极基底电容,连接于该第二模组与该第三 模块; 一第四模块,与该第一闸极基底电容及该第二闸极 基底电容串联,该第四模块包含有一基底电容、一 第一基底电阻、两第二基底电阻; 一第一通道模块,连接于该第一模块、该第三模块 以及该第一闸极基底电容,该第一通道模块包含一 第一通道电感、一第一通道电容以及一第一通道 电阻; 一第二通道模块,连接于该第一通道模块,该第二 通道模块包含一第二通道电感、一第二通道电容 以及一第二通道电阻;以及 一第三通道模块,连接于该第二通道模块、该第二 模块、该第三模块以及该第二闸极基底电容,该第 三通道模块包含一第三通道电感、一第三通道电 容以及一第三通道电阻; 其中该第一通道模块与该第二通道模块以及该第 三通道模块串联。 5.如申请专利范围第4项之等效模拟电路,其中该第 一寄生电感与该第一寄生电阻串联,该第二寄生电 感与该第二寄生电阻串联,该闸极电阻先与该闸极 电感串联后再与该闸极电容并联,该基底电容与该 第一基底电阻并联后连接于该两第二基底电阻,该 第一通道电感与该第一通道电容串联后再与该第 一通道电阻并联,该第二通道电感与该第二通道电 容串联后再与该第二通道电阻并联,该第三通道电 感与该第三通道电容串联后再与该第三通道电阻 并联。 6.如申请专利范围第4项之等效模拟电路,其中该开 关元件为一金属氧化半导体(metal-oxide semiconductor, MOS)电晶体。 7.一种模拟一开关元件控制一无线电讯号之输出 的方法,该方法包含有: 建立一第一等效模拟电路,其包含有: 一输入埠,用来输入该无线电讯号; 一输出埠,用来输出该无线电讯号; 一第一模块,连接于该输入埠,该第一模块包含有 一第一寄生电感以及一第一寄生电阻; 一第二模块,连接于该输出埠,该第二模块包含有 一第二寄生电感以及一第二寄生电阻; 一第三模块,连接于该第一模块及该第二模块,该 第三模块包含有一闸极电容、一闸极电阻以及一 闸极电感; 一第一闸极基底电容,连接于该第一模组与该第三 模块; 一第二闸极基底电容,连接于该第二模组与该第三 模块;以及 一第四模块,与该第一闸极基底电容及该第二闸极 基底电容串联,该第四模块包含有一基底电容、一 第一基底电阻、两第二基底电阻; 建立一第二等效模拟电路,该第二等效模拟电路包 含有该第一等效模拟电路,并另包含有: 一第一通道模块,连接于该第一模块、该第三模块 以及该第一闸极基底电容,该第一通道模块包含一 第一通道电感、一第一通道电容以及一第一通道 电阻; 一第二通道模块,连接于该第一通道模块,该第二 通道模块包含一第二通道电感、一第二通道电容 以及一第二通道电阻;以及 一第三通道模块,连接于该第二通道模块、该第二 模块、该第三模块以及该第二闸极基底电容,该第 三通道模块与该第一通道模块以及该第二通道模 块串联,并包含一第三通道电感、一第三通道电容 以及一第三通道电阻; 使用该第一等效模拟电路来模拟该开关元件处于 一关闭状态时之操作;以及 使用该第二等效模拟电路来模拟该开关元件处于 一开启状态时之操作。 8.如申请专利范围第7项之等效模拟电路,其中该第 一寄生电感与该第一寄生电阻串联,该第二寄生电 感与该第二寄生电阻串联,该闸极电阻先与该闸极 电感串联后再与该闸极电容并联,该基底电容与该 第一基底电阻并联后连接于该两第二基底电阻,该 第一通道电感与该第一通道电容串联后再与该第 一通道电阻并联,该第二通道电感与该第二通道电 容串联后再与该第二通道电阻并联,该第三通道电 感与该第三通道电容串联后再与该第三通道电阻 并联。 9.如申请专利范围第7项之等效模拟电路,其中该开 关元件为一金属氧化半导体(metal-oxide semiconductor, MOS)电晶体。 图式简单说明: 第1图为一开关之示意图。 第2图为第1图开关的一第一等效模拟电路之电路 图。 第3图为第1图开关的一第二等效模拟电路之电路 图。 |
