| 摘要 |
Beschrieben wird ein Verfahren zum Abgleichen von Signallaufzeiten in einem Speichersystem, in welchem ein Controller (210) über eine Mehrzahl von Verbindungsleitungen (AL, BL, CL, SL, DL) mit mindestens einem Speicherbaustein (220) verbunden ist, um Steuer- und Datensignale und mindestens ein Zeitreferenzsignal zu übertragen. Erfindungsgemäß werden die Laufzeitdifferenzen zwischen Verbindungsleitungen aus dem Ergebnis von Echomessungen ermittelt. Hierzu wird an einem als Sendeseite ausgewählten Ende der betreffenden Verbindungsleitungen jeweils ein Sendeimpuls (PGI) angelegt, während das andere Ende der betreffenden Verbindungsleitungen jeweils mit einer reflektierenden Terminierung abgeschlossen wird. Auf der Sendeseite wird die Echozeit gemessen, die zwischen einer Flanke des Sendeimpulses und dem Erscheinen des vom anderen Ende reflektierten Echos dieser Flanke verstreicht. Abhängig von den ermittelten Laufzeitdifferenzen werden regelbare Verzögerungseinrichtungen (VA, VB, VC, VS, VD) zur Kompensation dieser Laufzeitdifferenzen eingestellt. Gegenstand der Erfindung sind auch Schaltungsanordnungen zur Durchführung dieses Verfahrens.
|
