主处理器和与非门快闪存储器间的接口设备和方法

摘要

一种用于在主处理器和与非门快闪存储器之间提供接口的接口设备及其方法，包括寄存器栈、内部存储器、快闪接口部分和有限状态时序机。寄存器栈从主处理器接收用于控制与非门快闪存储器的操作的命令以及用于执行命令的操作信息，并存储该命令和该操作信息。快闪接口部分控制用于操作与非门快闪存储器的控制信号，输出命令、操作信息或者主数据，并控制I/O信号线，快闪数据经由该I/O信号线输入给与非门快闪存储器。有限状态时序机从寄存器栈提取命令和操作信息，并控制内部存储器和快闪接口部分以执行命令。

主权项

1.一种用于在主处理器和与非门快闪存储器之间提供接口的接口设备，所述接口设备包括：寄存器栈，包括一个内部寄存器，所述内部寄存器包括一个命令寄存器以及一个地址寄存器，所述寄存器栈从所述主处理器接收用于控制与非门快闪存储器的操作的命令以及用于执行所述命令的操作信息，并存储所述命令和操作信息；内部存储器，用于接收和存储来自主处理器的主数据，并存储从与非门快闪存储器中提取的和被传输到所述主处理器的快闪数据；快闪接口部分，用于控制用于操作所述与非门快闪存储器的控制信号，输出所述命令、操作信息或者主数据，以及控制I/O信号线，所述快闪数据经由该I/O信号线输入给所述与非门快闪存储器；以及有限状态时序机，用于从所述寄存器栈提取所述命令和操作信息，并控制所述内部存储器和所述快闪接口部分以执行所述命令。