| 主权项 |
1.一种动态随机存取记忆体深沟渠电容的制作方 法,包含有: 提供一基底,其中形成有一深沟渠; 掺杂该深沟渠,于该深沟渠下部之该基底中形成一 埋入扩散电极; 于该深沟渠内壁上形成一介电层; 于该深沟渠内沈积一第一多晶矽层; 凹陷蚀刻该第一多晶矽层至该深沟渠内第一深度d 1,该第一多晶矽层上表面与该介电层表面构成一 第一凹陷口; 于该第一凹陷口内沈积一矽层; 非等向性蚀刻该侧壁子矽层以及该第一多晶矽层 至该深沟渠内第二深度d2,使剩余的矽层形成侧壁 子,其中该第二深度d2大于该第一深度d1; 去除未被该侧壁子及该第一多晶矽层覆盖之该介 电层,暴露电容颈部基底,其中该介电层被区隔成 不连续的介电层上段以及介电层下段,其中该介电 层下段作为该深沟渠电容之电容介电层; 氧化该侧壁子、该电容颈部基底以及该第一多晶 矽层,形成一矽氧层;及 蚀刻掉该矽氧层,形成电容颈部扩张之第三凹陷口 。 2.如申请专利范围第1项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中该基底上另有一衬 氧化矽层以及一衬氮化矽层堆叠在该衬氧化矽层 上。 3.如申请专利范围第1项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中该介电层系为一氧 化矽-氮化矽-氧化矽(oxide-nitride-oxide, ONO)介电层。 4.如申请专利范围第1项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中该第一深度d1约介 于1200至1500埃之间。 5.如申请专利范围第1项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中该第二深度d2约介 于8000至15000埃之间。 6.如申请专利范围第1项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中该矽层系为非晶矽 。 7.如申请专利范围第6项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中该矽层厚度约为200 至350埃之间。 8.如申请专利范围第1项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中蚀刻掉该矽氧层之 后,该制作方法另包含有下列步骤: 于该深沟渠内沈积一CVD氧化层; 回蚀刻该CVD氧化层,形成颈氧化层; 于该深沟渠内之该颈氧化层上沈积一第二多晶矽 层; 凹陷蚀刻该第二多晶矽层至第三深度d3; 去除未被该第二多晶矽层覆盖之该颈氧化层;及 去除该介电层上段。 9.如申请专利范围第8项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中去除该介电层上段 之后,该制作方法另包含有下列步骤: 于该深沟渠内之该第二多晶矽层上沈积一第三多 晶矽层;及 凹陷蚀刻该第三多晶矽层至第四深度d4。 10.如申请专利范围第8项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中该第三深度d3小于 该第二深度d2。 11.如申请专利范围第9项所述之动态随机存取记忆 体深沟渠电容的制作方法,其中该第四深度d4小于 该第三深度d3。 图式简单说明: 图一及图二显示习知制作沟渠电容之步骤(进行STI 制程之前)。 图三至图十为本发明较佳实施例之剖面示意图。 |
