发明名称 |
制造集成半导体存储装置的方法 |
摘要 |
本发明系关于一种制造集成半导体存储装置的方法,根据该方法,对每一个选择晶体管(8),两个电容器模块(10、20)分别自该晶片衬底(1)的前及后侧形成。该发明方法藉由该晶片后侧的利用达到存储器存储单元的更高填充密度,两倍的存储器读取信号可用于相同存储单元表面积。对每一个选择晶体管(8),除”0”或”1”之外的状态亦可储存于铁电存储装置,若该两个电容器模块在层厚度、表面积或材料方面具不同构造。 |
申请公布号 |
CN1248315C |
申请公布日期 |
2006.03.29 |
申请号 |
CN01821615.3 |
申请日期 |
2001.12.14 |
申请人 |
因芬尼昂技术股份公司 |
发明人 |
M·卡斯特纳;T·米科拉杰克 |
分类号 |
H01L27/108(2006.01);H01L21/8242(2006.01) |
主分类号 |
H01L27/108(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
吴立明;张志醒 |
主权项 |
1.一种制造在晶片衬底(1)上的集成的铁电或动态随机存取存储器半导体存储装置的方法,每一个存储器存储单元上形成一个选择晶体管(8)及可由该选择晶体管(8)调用的两个存储电容器(10、20),且每一个存储器存储单元的两个存储电容器(10、20)各从该晶片衬底(1)的前侧及后侧形成,其特征在于按照以下顺序执行下列步骤:A.一种衬底晶片(1)的制备及该选择晶体管(8)的电极区域之形成作为自该晶片前侧的CMOS晶体管;B.该晶片后侧的凹下区域(4)的蚀刻;C.在该凹下区域(4)内的第一电传导柱塞(7)的形成,以使该第一柱塞(7)与在步骤A所形成的该选择晶体管(8)的电极区域(n+)接触;D.在自该晶片后侧的凹下区域(4)的第一存储电容器(10)之形成,以使所述第一存储电容器(10)的电极板(11),此电极板面向所述选择晶体管(8)的所述电极区域(n+),藉由在步骤C所形成的所述柱塞(7)电传导地连接至所述选择晶体管(8)的电极区域(n+);E.自所述晶片(1)前侧的第二电传导柱塞(17)的形成,以使所述第二柱塞(17)与所述选择晶体管(8)的相同电极区域(n+)接触,及F.在自所述晶片(1)前侧的第二存储电容器(20)之形成,以使所述第二存储电容器(20)的电极板(21),此电极板面向所述选择晶体管(8)的所述电极区域(n+),藉由在步骤E所形成的所述第二柱塞(17)与所述选择晶体管(8)的所述电极区域(n+)接触。 |
地址 |
德国慕尼黑 |