| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 提供一种用于抑制半导体器件中发生的介电击穿的技术。半导体器件包括半导体衬底(未示出)、形成在半导体衬底上的层间绝缘膜102以及设置在层间绝缘膜102上的多层绝缘膜140。半导体器件包括设置为延伸贯穿多层绝缘膜140并包括Cu膜120和阻挡金属膜118的导电体。阻挡金属膜118被设置为覆盖Cu膜120的侧表面和底表面。该半导体器件包括布置在多层绝缘膜140和导电体(即，Cu膜120和阻挡金属膜118)之间的绝缘膜116。 | ||
| 申请公布号 | CN1753164A | 申请公布日期 | 2006.03.29 |
| 申请号 | CN200510106818.2 | 申请日期 | 2005.09.22 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 宇佐美达矢;森田昇;大音光市 |
| 分类号 | H01L21/768(2006.01);H01L21/28(2006.01);H01L21/31(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;陆锦华 |
| 主权项 | 1.一种半导体器件，包括：半导体衬底；设置在所述半导体衬底的上部上的多层绝缘膜；包含铜或铜合金的导电体，所述导电体设置为延伸贯穿所述多层绝缘膜；以及设置在所述多层绝缘膜和所述导电体之间的绝缘膜，其中所述多层绝缘膜包括第一绝缘层、第二绝缘层和第三绝缘层，所述第二绝缘层被设置在所述第一绝缘层上且具有比所述第一绝缘层的介电常数更低的介电常数，所述第三绝缘层被设置在所述第二绝缘层上且具有比所述第二绝缘层的介电常数更高的介电常数，以及其中所述绝缘膜使所述导电体与所述第一绝缘层和所述第二绝缘层之间的界面隔离，以及使所述导电体与所述第二绝缘层和所述第三绝缘层之间的界面隔离。 | ||
| 地址 | 日本神奈川 | ||