具有取模地址运算的数字信号处理器

摘要

一种具有取模地址运算的数字信号处理器，在地址发生器单元中，由基址寄存器、变址寄存器和模式寄存器组成8组成可编程的寄存器组，并采用了加法器、取模用累加器和包括常数生成器、线性加法运算和取模运算选择器、越界判别器、两输入与门、三输入与门和两路复用器的结果选择判断逻辑模块。本发明采用了具有特定判别逻辑的地址发生器单元，不仅能完成普通的线性地址运算和取模运算，而且当变址偏移量值为取模运算下界值的正整数倍时，不用把模式从取模运算改成线性运算就能进行线性地址运算，而一旦下一个变址偏移量值不为取模运算下界值的正整数倍时，自动转换为取模运算模式，做到了零开销的模式转换功能。

主权项

1、一种具有取模地址运算的数字信号处理器，包括由程序控制单元(1)、地址发生器单元(2)、指令译码单元(3)和数字数据处理单元(4)组成的数字信号处理器核心(5)和数字数据存储器(6)，其特征在于程序控制单元(1)与地址发生器单元(2)、指令译码单元(3)和数字数据处理单元(4)相连接，数字数据处理单元(4)双向连接到数字数据存储器(6)；地址发生器单元(2)中，由基址寄存器组(7)、变址寄存器组(8)和模式寄存器组(9)组成8组寄存器组，基址寄存器组(7)和变址寄存器组(8)的输出连接加法器(11)的两个输入端，基址寄存器组(7)、变址寄存器组(8)及模式寄存器组(9)的输出信号连接累加器(10)的三个输入端，基址寄存器、变址寄存器和模式寄存器分别通过基址总线(17)、变址总线(13)和模式总线(14)连接结果选择判断逻辑模块(12)，由结果选择判断逻辑模块(12)选择使用加法和总线(15)上的数据或累加和总线(16)上的数据作为最后的地址值；程序控制单元(1)直接控制地址发生器单元(2)中的基址寄存器组(7)、变址寄存器组(8)及模式寄存器组(9)的输出，结果选择判断逻辑模块(12)的输出与数字数据存储器(6)相连。