| 主权项 |
1.一种非挥发性半导体记忆装置,其系具备: 记忆区域,其由电可重写的非挥发性复数记忆胞所 构成; 升压电路,其将电源电压升压而产生前述记忆区域 重写所需的电压; 电压判断部,其判断前述记忆区域重写时前述半导 体记忆装置内的特定节点的电压位准;及 重写单位决定部,其依据前述电压判断部的判断结 果而决定一度重写之输入资料的位元数。 2.如申请专利范围第1项之非挥发性半导体记忆装 置,其中 一度重写之前述输入资料的位元数系预先决定的 最小单位; 前述特定节点的电压位准未达到所希望的基准电 压时,禁止前述资料重写于前述记忆区域。 3.如申请专利范围第1项之非挥发性半导体记忆装 置,其中 前述一度重写之输入资料的位元数系前述输入资 料之总位元数的除数。 4.如申请专利范围第1项之非挥发性半导体记忆装 置,其中 对应前述可一度重写之输入资料的位元数之前述 记忆胞数系2的乘方。 5.如申请专利范围第1项之非挥发性半导体记忆装 置,其中 具备总括重写判断部,其依据前述电压判断部的判 断结果,判断是否可总括重写前述记忆区域内成为 重写对象之范围。 6.一种非挥发性半导体记忆装置,其系具备: 记忆区域,其由电可重写的非挥发性复数记忆胞所 构成; 升压电路,其将电源电压升压而产生前述记忆区域 重写所需的电压; 电压判断部,其判断前述记忆区域重写时前述半导 体记忆装置内的特定节点的电压位准;及 总括重写判断部,其依据前述电压判断部的判断结 果,判断是否可总括重写前述记忆区域内成为重写 对象之范围。 7.如申请专利范围第1或6项之非挥发性半导体记忆 装置,其中 前述电压判断部具备:分压电路,其分割前述特定 节点的电压;基准电压产生电路,其输出一定电压 的基准电压;及比较电路,其比较前述基准电压产 生电路输出的前述基准电压与前述分压电路的输 出电压。 8.如申请专利范围第7项之非挥发性半导体记忆装 置,其中 依据前述比较电路的比较输出,控制前述升压电路 的电流供应能力。 9.如申请专利范围第1或6项之非挥发性半导体记忆 装置,其中 前述特定节点的电压系电源电压。 10.如申请专利范围第1或6项之非挥发性半导体记 忆装置,其中 前述特定节点的电压系前述升压电路的输出电压 。 11.如申请专利范围第1或6项之非挥发性半导体记 忆装置,其中 前述特定节点的电压系连接于前述记忆胞之至少 一个信号线电压。 12.如申请专利范围第1或6项之非挥发性半导体记 忆装置,其中 前述电压判断部系每次将前述记忆区域重写所需 的电压施加至前述记忆胞时,在前述各电压施加前 判断前述特定节点的电压位准。 13.如申请专利范围第1或6项之非挥发性半导体记 忆装置,其中 前述记忆区域系由电可写入输入资料与对前述记 忆区域一部份或全部以总括方式电性抹除写入资 料之快闪记忆体所构成。 14.一种IC卡,其系具备申请专利范围第1或6项之非 挥发性半导体记忆装置。 15.如申请专利范围第14项之IC卡,其中 前述IC卡系以非接触进行电力供电及信号通信之 非接触IC卡。 16.如申请专利范围第14项之IC卡,其中 前述IC卡系可以非接触实行电力供电及信号通信, 且具有前述电力供电及前述信号通信用的接触端 子之接触、非接触兼用型复合IC卡。 17.如申请专利范围第16项之IC卡,其中 藉由前述电力供电及前述信号通信之实行方法是 非接触型与接触型的哪个之不同,切换前述非挥发 性半导体记忆装置之前述记忆区域重写时的控制 方法。 18.如申请专利范围第17项之IC卡,其中 具备电源电压检出电路,其检出重设端子与电源电 压的上升; 藉由对前述重设端子的输入信号与前述电源电压 检出电路的信号输出之不同,判断前述非接触型与 接触型之不同。 19.如申请专利范围第17项之IC卡,其中 具备时钟端子与天线线圈; 藉由自前述时钟端子输入之接触型通信用时钟的 频率与以前述天线线圈所接收之非接触型通信用 时钟的频率之不同,判断前述非接触型与接触型之 不同。 图式简单说明: 图1系显示本发明之非挥发性半导体记忆装置第一 实施形态的区块构成图。 图2系显示本发明之非挥发性半导体记忆装置之电 压判断部的电路图。 图3系显示本发明之非挥发性半导体记忆装置之升 压电路的电路图。 图4系用以说明快闪记忆胞之构造的等效电路图。 图5系用以说明快闪记忆胞阵列之构造的电路图。 图6系用以显示IC模组之构成例的区块构成图。 图7系显示以往之非挥发性半导体记忆装置一例的 区块构成图。 图8系显示以往之非挥发性半导体记忆装置之升压 电路一例的电路图。 图9系显示本发明之非挥发性半导体记忆装置第一 实施形态的写入动作流程图。 图10系显示本发明之非挥发性半导体记忆装置第 二实施形态的写入动作流程图。 图11系显示以往之非挥发性半导体记忆装置的写 入动作流程图。 图12系显示具有本发明之非挥发性半导体记忆装 置之复合IC卡的第六实施形态构成的区块构成图 。 图13系显示具有本发明之非挥发性半导体记忆装 置之复合IC卡的第七实施形态构成的区块构成图 。 |
