| 主权项 |
1.一种用于在一半导体罩幕上之至少一孔洞补値 边缘的样型(template)补値方法,该罩幕系被提供于 一用以形成元件之晶圆上所形成之一接触层上,光 线系照射至该孔洞内以形成该孔洞之影像于该接 触层上,藉此,该晶圆系被掺杂以形成半导体元件, 该罩幕系被分割成复数个单元并且至少一单元具 有一孔洞,该方法至少包括下列步骤: 决定一区域围绕住该罩幕上之该孔洞,该区域系包 含有复数个单元; 选定一样型毗邻于欲被补値之一选定边缘,该样型 系包含有该孔洞及该区域中之部分单元; 根据该样型上之孔洞与单元之绕射结果来决定该 补値长度;以及 补値该至少一孔洞的所有边缘。 2.如申请专利范围第1项所述之方法,其中该区域系 为该孔洞周围之至少一单元带的集合,每一带系由 复数个形成如一封闭回路的单元所构成。 3.如申请专利范围第2项所述之方法,其中该样型系 为一单元阵列,其系由复数条毗邻带所构成并且每 一带系具有相同数量的单元。 4.如申请专利范围第3项所述之方法,其中该孔洞所 用之样型的绕射系计算及储存成一资料库。 5.如申请专利范围第4项所述之方法,其中该样型的 绕射系由OPC方法所决定。 6.如申请专利范围第5项所述之方法,其中该样型的 绕射系由OPC法则所决定。 7.如申请专利范围第5项所述之方法,其中该样型的 绕射系由OPC模型所决定。 8.如申请专利范围第1项所述之方法,其中该等边缘 系为欲被补値之该孔洞的侧边。 9.如申请专利范围第8项所述之方法,其中该样型系 具有复数个单元在欲被补値之该孔洞的旁边,使得 欲被补値之该孔洞从一包含有该样型中之该单元 的图案中突伸出。 10.如申请专利范围第1项所述之方法,其中该等边 缘系为欲被补値之该孔洞的转角。 11.如申请专利范围第10项所述之方法,其中该样型 系具有复数个单元围绕住该转角之两外侧边缘。 12.如申请专利范围第2项所述之方法,其中该区域 系根据欲被补値之该孔洞的特征尺寸及欲被照射 至该孔洞中以用于显影之光线的波长而作选择。 13.如申请专利范围第1项所述之方法,其中该半导 体元件系为一唯读记忆体。 14.如申请专利范围第13项所述之方法,其中该单元 系为一包含有一源极、一汲极和一通道的电晶体 。 15.如申请专利范围第14项所述之方法,其中该通道 系被掺杂以形成一电阻。 16.如申请专利范围第1项所述之方法,其中该等单 元系排列成一阵列。 17.一种决定一样型中一补値孔洞之补値长度的方 法,该样型系包含有一单元阵列并且系为一罩幕上 之一区域围绕住该补値孔洞之次组合(sub-set),该单 元阵列系由复数条毗邻带所组成并且每一带系包 含有一预定的单元数目,该方法至少包含下列步骤 : (b1)决定一欲被补値之该至少一孔洞的一选定单元 之几何关系给一具有一孔洞的单元; (b2)根据该选定单元与该孔洞的绕射来决定一补値 数値; (b3)决定该样型中之单元,该样型系具有与步骤(b1) 之该补値孔相同的几何关系,该补値数値系相等于 从步骤(b2)所取得者; (b4)决定该样型中之每一单元的所有补値数値; (b5)加入每一单元之所有补値数値于该样型之中; 以及 (b6)根据该补値数値来决定一补値长度,以用于扩 大该补値孔洞的一边缘,其中欲被扩大之该孔洞的 一边缘系为最靠近该样型之孔洞的一边缘。 18.如申请专利范围第17项所述之方法,其中欲被扩 大之该孔洞的边缘系为最接近该样型之几何中心 的一边缘。 19.如申请专利范围第17项所述之方法,其中该补値 数値系由实验来决定。 20.如申请专利范围第17项所述之方法,其中该补値 数値系由计算该补値孔洞到该选定单元的绕射来 决定。 21.如申请专利范围第17项所述之方法,其中该补値 数値系由OPC方法所决定。 22.如申请专利范围第17项所述之方法,其中该补値 数値系由OPC法则所决定。 23.如申请专利范围第17项所述之方法,其中该补値 数値系由OPC模型所决定。 24.如申请专利范围第17项所述之方法,其中根据该 补値数値来决定该补値长度之步骤系经由实验所 完成者。 25.如申请专利范围第17项所述之方法,其中根据该 补値数値来决定该补値长度之步骤系经由绕射计 算所完成者。 26.如申请专利范围第17项所述之方法,其中根据该 补値数値来决定该补値长度之步骤系经由OPC方法 所完成者。 27.如申请专利范围第17项所述之方法,其中根据该 补値数値来决定该补値长度之步骤系经由OPC方法 之法则所完成者。 28.如申请专利范围第17项所述之方法,其中根据该 补値数値来决定该补値长度之步骤系经由OPC方法 之模型所完成者。 29.如申请专利范围第18项所述之方法,其中每一样 型的该补値数値系储存在一资料库中。 图式简单说明: 图1A系显示一半导体元件中包含有复数个单元的 方块图。 图1B系显示一包含有一源极、一汲极和一通道之 电晶体的详细结构,其中一电阻系完全地隔离源极 和汲极。 图1C系显示一包含有一源极、一汲极和一通道之 电晶体的详细结构,其中一第二电阻系太小以致无 法隔离源极和汲极。 图2系显示在遮罩制程之前制作半导体元件的基本 结构。 图3系显示一欲补値之孔洞周围区域及该区域的样 型。 图4系显示一包含有四个单元之区域的样型。 图5系显示一包含有四个单元之样型的所有可能组 合。 图6系显示一用于侧边补値之样型,其中每一样型 系具有六个单元于该欲补値孔洞上方并且每一单 元系具有各自的孔洞。 图7系显示一用于侧边补値之样型,其中每一样型 系具有六个单元于该欲补値孔洞上方并且仅有某 些单元系具有它们各自的孔洞。 图8系显示一用于侧边补値之样型,其中每一样型 系具有六个单元于该欲补値孔洞下方并且每一单 元系具有各自的孔洞。 图9系显示一用于侧边补値之样型,其中每一样型 系具有六个单元于该欲补値孔洞下方并且仅有某 些单元系具有它们各自的孔洞。 图10系显示一用于侧边补値之样型,其中每一样型 系具有六个单元于该欲补値孔洞右侧并且每一单 元系具有一个各自的孔洞。 图11系显示一用于侧边补値之样型,其中每一样型 系具有六个单元于该欲补値孔洞右侧并且仅有某 些单元系具有它们各自的孔洞。 图12系显示一用于侧边补値之样型,其中每一样型 系具有六个单元于该欲补値孔洞左侧并且每一单 元系具有一个各自的孔洞。 图13系显示一用于侧边补値之样型,其中每一样型 系具有六个单元于该欲补値孔洞左侧并且仅有某 些单元系具有它们各自的孔洞。 图14系显示位于一具有四个单元之样型中的孔洞 所有可能分布情形。 图15系显示一具有L形状之样型位于一欲补値单元 角落之情形。 图16系显示一包含欲补値单元之样型的几何结构 。 图17系显示一ROM编码之罩幕的数位阵列,其系能够 向外扩大二列或二行以便形成一阵列。 图18系显示一可意欲扩张之侧边补値及角落补値 的考虑区域,其中系考虑两种情况。 图19A和19B系显示在根据本发明方法补値之前与补 値之后的罩幕图案。 图20系显示图19B左上侧之图案的局部放大图。 |
