| 主权项 |
1.一种制造互连层之方法,包含下列步骤: 在下方的第一碳掺杂氧化物层上形成无碳氧化物 层; 在该无碳氧化物上形成第二碳掺杂氧化物层; 在该无碳氧化物层及该第二碳掺杂氧化物层中蚀 刻若干开孔; 在该碳掺杂氧化物中蚀刻若干沟槽;以及 以阻障层及导电材料填满该等开孔及沟槽。 2.如申请专利范围第1项之方法,其中该无碳氧化物 包含二氧化矽或氟掺杂氧化物。 3.如申请专利范围第2项之方法,其中用来蚀刻该等 开孔的蚀刻剂以比蚀刻该无碳氧化物较慢的速率 蚀刻该碳掺杂氧化物。 4.如申请专利范围第3项之方法,其中系将相同的蚀 刻剂用来蚀刻该无碳氧化物及碳掺杂氧化物。 5.如申请专利范围第4项之方法,其中对该无碳氧化 物及该碳掺杂氧化物的该蚀刻是电浆蚀刻。 6.如申请专利范围第1项之方法,包含下列步骤:在 以阻障层及导电材料填满该等开孔及沟槽之后,将 该第二碳掺杂氧化物层的上表面平坦化,以便自该 第二碳掺杂氧化物层的该上表面去除该阻障层及 导电材料。 7.如申请专利范围第6项之方法,包含下列步骤:在 该等沟槽中之该导电材料之上形成披覆材料。 8.如申请专利范围第7项之方法,其中该披覆材料包 含钴。 9.如申请专利范围第8项之方法,包含下列步骤:在 蚀刻该第二碳掺杂氧化物层中之该等沟槽之前,先 以牺牲光吸收材料填满该等开孔。 10.如申请专利范围第9项之方法,其中在该碳掺杂 氧化物中蚀刻的该等沟槽之深度大约等于该第二 碳掺杂氧化物层之厚度。 11.如申请专利范围第10项之方法,包含下列步骤:重 复申请专利范围第10项之方法,以便制造一上方的 额外之互连层。 12.一种制造具有若干通孔及导体的互连层之方法, 包含下列步骤: 在下方的第一碳掺杂氧化物层上形成无碳氧化物 层; 在该无碳氧化物层上形成第二碳掺杂氧化物层; 蚀刻穿过该第二碳掺杂氧化物层及该无碳氧化物 层的若干开孔,以便露出下方的各导体; 在该第二碳掺杂氧化物层中蚀刻若干沟槽,该等沟 槽具有大约等于该第二碳掺杂氧化物层的厚度之 一深度; 以一阻障层及一导电材料填满该等开孔及沟槽; 将该第二碳掺杂氧化物层的一上表面平坦化,以便 自该等沟槽之间去除该阻障层及导电材料,而留下 该等沟槽中之导体;以及 在该等导体之上形成披覆层。 13.如申请专利范围第12项之方法,其中该无碳氧化 物是二氧化矽或氟掺杂氧化物。 14.如申请专利范围第13项之方法,其中该披覆层包 含以无电方式选择性地沈积之钴。 15.如申请专利范围第14项之方法,其中该阻障层包 含钽,且该导电材料包含铜。 16.如申请专利范围第15项之方法,包含下列步骤:在 蚀刻该第二碳掺杂氧化物层中之该等沟槽之前,先 以牺牲光吸收材料填满该等开孔。 17.如申请专利范围第12项之方法,包含下列步骤:重 复申请专利范围第12项之步骤,以便形成一上方的 互连层。 18.如申请专利范围第16项之方法,包含下列步骤:重 复申请专利范围第16项所界定之方法,以便形成一 额外的上方之互连层。 19.一种互连层,包含: 无碳氧化物层; 穿过该无碳氧化物层而配置且接触各下方导体之 通孔; 在该无碳氧化物层上形成的碳掺杂氧化物层; 该碳掺杂氧化物层中内嵌的若干导体,而至少某些 该等导体与该等通孔中之一些下方通孔接触;以及 在该等导体之上配置的披覆层。 20.如申请专利范围第19项之互连层,其中该无碳氧 化物层之厚度大约等于该等通孔之厚度,且其中该 碳掺杂氧化物层之厚度大约等于该等导体之厚度 。 21.如申请专利范围第20项之互连层,其中系在该等 通孔与该无碳氧化物之间且在该等导体与该碳掺 杂氧化物之间配置阻障层材料层。 22.如申请专利范围第21项之互连层,其中该等通孔 及导体包含铜。 23.一种互连结构,包含: 复数层的互连层,每一层具有若干通孔、及该等通 孔之上配置的若干导体,且其中每一互连层包含: 无碳氧化物层,该无碳氧化物层之厚度大约等于该 等通孔之高度;以及 碳掺杂氧化物层,该碳掺杂氧化物层之厚度大约等 于该等导体之厚度。 24.如申请专利范围第23项之互连结构,其中该等导 体及通孔包含铜。 25.如申请专利范围第24项之互连结构,包含在该等 导体的每一导体的上表面上配置之钴披覆层。 图式简单说明: 图1是一先前技术的互连结构之一横断面图。系将 该图用来示出可能在一未接着的通孔中发生的微 沟槽形成现象。 图2-6示出根据本发明的一实施例之一方法。 图2是其上具有一第一互连层的一基材之一横断面 图。 图3示出具有利用一无碳氧化物层及一碳掺杂氧化 物层形成的一ILD之图2所示之结构。 图4示出在将开孔及沟槽蚀刻到该等氧化物层之后 的图3所示之结构。 图5示出在形成了一导电层、平坦化、且在导体上 形成了披覆层之后的图4所示之结构。 图6示出在制造了一额外的互连层之后的图5所示 之结构。 |
