| 主权项 |
1.一种半导体装置之制造方法,包含: 一第一层绝缘膜之形成步骤,利用二氧化矽薄膜, 将该第一层绝缘膜附着在形成于该半导体基板表 面上的扩散层上,或是附着在形成于该半导体基板 上的下配线上; 一叠层之形成步骤,将一高熔点之金属薄膜、一第 一氮化矽薄膜、和二氧化矽薄膜,以此顺序在该第 一层绝缘膜上形成叠层; 一处理步骤,叠层之该二氧化矽薄膜和第一氮化矽 薄膜被处理而形成一配线图案; 上配线形成步骤,利用被处理过的该二氧化矽薄膜 和该氮化矽薄膜所形成的配线图案,该配线图案将 被用来当作一蚀刻遮罩,藉由对该高熔点之金属薄 膜乾蚀刻,俾以形成该上配线;在此同时,被处理的 该二氧化矽薄膜将被移除而形成该配线图案; 一沉积步骤,在该整个表面上沉积一第二氮化矽薄 膜,该第二氮化矽薄膜覆盖了该被处理而形成该配 线图案的第一氮化矽薄膜、该上配线之侧面、和 该第一层绝缘膜之露出表面; 一侧壁氮化膜之形成步骤,藉由对该第二氮化矽薄 膜之整个表面的非等向性乾蚀刻(回蚀),俾使在该 被处理而形成该配线图案的该第一氮化矽薄膜和 该上配线之侧面上形成该侧壁氮化膜;及 一接触孔之形成步骤,利用该被处理而形成该配线 图案的该第一氮化矽薄膜和该侧壁氮化薄膜,当作 一蚀刻遮罩部,藉由乾蚀刻,该接触孔将穿透该第 一层绝缘膜而到达该扩散层或下配线。 2.一种半导体装置之制造方法,包含: 一第一层绝缘膜之形成步骤,利用二氧化矽薄膜, 将该第一层绝缘膜附着在形成于该半导体基板表 面上的扩散层上,或是附着在形成于该半导体基板 上的下配线上; 一叠层之形成步骤,将一高熔点之金属薄膜、一第 一氮化矽薄膜、和二氧化矽薄膜,以此顺序在该第 一层绝缘膜上形成叠层; 一处理步骤,叠层之该二氧化矽薄膜和第一氮化矽 薄膜被处理而形成一配线图案; 上配线形成步骤,利用被处理过的该二氧化矽薄膜 和该氮化矽薄膜所形成的配线图案,该配线图案将 被用来当作一蚀刻遮罩,藉由对该高熔点之金属薄 膜乾蚀刻,俾以形成该上配线;在此同时,被处理的 该二氧化矽薄膜将被移除而形成该配线图案; 一沉积步骤,在该整个表面上沉积一第二氮化矽薄 膜,该第二氮化矽薄膜覆盖了该被处理而形成该配 线图案的第一氮化矽薄膜、该上配线之侧面、和 该第一层绝缘膜之露出表面; 一侧壁氮化膜之形成步骤,藉由对该第二氮化矽薄 膜的回蚀,俾使在该被处理而形成该配线图案的该 第一氮化矽薄膜和该上配线之侧面上形成该侧壁 氮化膜; 一第二层绝缘膜之形成步骤,利用二氧化矽薄膜, 形成该第二层绝缘膜,俾能覆盖该被处理而形成该 配线图案的第一氮化矽薄膜,该第二层绝缘膜存在 于该第一层绝缘膜和该侧壁氮化膜上; 一光阻膜形成步骤,在该第二层绝缘膜上的该光阻 膜具有一接触孔图案;及 一接触孔之形成步骤,利用该光阻膜作为一蚀刻遮 罩,藉由乾蚀刻,该接触孔将穿透该第二层绝缘膜, 之后,利用该被处理而形成该配线图案的该第一氮 化矽薄膜和该侧壁氧化薄膜,当作一蚀刻遮罩,再 对该第一层绝缘膜乾蚀刻,俾以形成该接触孔。 3.如申请专利范围第1或2项之半导体装置之制造方 法,其中该高熔点金属是钨(W)或是叠层的钨和氮化 钨(W/WN),并且利用该被处理而形成该配线的该二氧 化矽薄膜和该第一氮化矽薄膜,当作该蚀刻之遮罩 ,对于用于该乾蚀刻之蚀刻气体,是藉由添加四氟 甲烷气体或全氟丁烯气体至六氟化硫和氮与氯之 混合气体而取得,并且以电浆激发。 4.如申请专利范围第1或2项之半导体装置之制造方 法,其中在该高熔点金属薄膜之乾蚀刻制程后,或 是在形成该接触孔之乾蚀刻制程后,所形成的附着 物质,以含有氢氟酸的化学溶液去除。 5.如申请专利范围第1或2项之半导体装置之制造方 法,其中该第二氮化矽薄膜的沉积,是利用氨和矽 甲烷之混合气体当作一反应气体,藉由热CVD执行。 6.一种半导体装置之制造方法,该半导体装置包含 由一个绝缘闸极场效应电晶体和一个电容器所组 成之一记忆单元,与由第一介电材料所形成之一层 绝缘膜,该制造方法包含: 一记忆单元之字元线和扩散层之形成步骤,该记忆 单元之字元线和扩散层形成在一半导体基板之表 面上; 接着,利用一第二介电材料,在该字元线的顶面和 侧面上形成一保护绝缘膜,该第二介电材料之蚀刻 率小于该第一介电材料; 一该层绝缘膜之形成步骤,利用该第一介电材料, 在该字元线和该扩散层上形成该层绝缘膜; 一配置位元线和形成保护绝缘膜之步骤,在该层绝 缘膜上配置一位元线,并且利用该第二介电材料, 在该位元线上形成一保护绝缘膜; 一接触孔之形成步骤,藉由乾蚀刻,并且利用在该 位元线周围之该保护绝缘膜、和在该字元线周围 之该保护绝缘膜当做蚀刻遮罩,俾使该接触孔穿越 该层绝缘膜并到达该扩散层; 一该电容器下电极之形成步骤,该电容器经由该接 触孔连接至该扩散层。 图式简单说明: 图1A和1B是剖面图,以形成一接触孔之制程顺序排 列,俾以描述本发明之第一实施例。 图2A和2B是剖面图,在延续该图1之制程中,以形成该 接触孔之制程顺序排列。 图3A和3B是剖面图,在延续该图2之制程中,以形成该 接触孔之制程顺序排列。 图4A和4B是该接触孔部之剖面图,用以描述本发明 之接触孔形成时之影响。 图5是该记忆单元部之平面图,用以描述本发明之 第二实施例。 图6是该记忆单元部之剖面图,用以描述本发明之 第二实施例。 图7A和7B是剖面图,以形成一接触孔之制程顺序排 列,用以描述该习知技术。 |
