| 主权项 |
1.一种可进行磁碟阵列同位运算之电脑系统,其包 含有: 一中央处理器; 一记忆体; 一北桥电路,电连于该中央处理器及该记忆体之间 ;以及 一控制器,电连于该北桥电路;该控制器中包含有: 一存取模组,其可经由该北桥电路由该记忆体中读 取至少两笔输入资料;以及 一运算模组,用来对该存取模组读取之各笔输入资 料进行逻辑运算以提供一对应之同位资料,而该存 取模组另可将该同位资料经由该北桥电路储存至 该记忆体。 2.如申请专利范围第1项之电脑系统,其中该控制器 另包含有:一暂存模组,其可暂存一状态资料;而该 运算模组系于该中央处理器读取该状态资料时进 行逻辑运算,且该存取模组可在该中央处理器取得 该状态资料之前,将该运算模组提供之同位资料经 由该北桥电路储存至该记忆体。 3.如申请专利范围第2项之电脑系统,其中该中央处 理器另可将至少一符表指标(descriptor table pointer) 储存至该暂存模组,而该存取模组系根据该符表指 标由该记忆体中读取该等输入资料。 4.如申请专利范围第3项之电脑系统,其中该记忆体 储存有至少一描述符表,各描述符表用来记录一对 应之输入资料于该记忆体中之位址区域;而各符表 指标系用来记录一对应之描述符表于该记忆体中 之位址;当该存取模组由该记忆体中读取该等输入 资料时,系先根据该符表指标由该记忆体中读取各 描述符表,再根据各描述符表由该记忆体中读取该 等输入资料。 5.如申请专利范围第2项之电脑系统,其中该中央处 理器可依序于不同时间在该暂存模组中分别储存 一符表指标,各符表指标用来记录一对应之描述符 表于该记忆体中之位址,而各描述符表用来记录一 对应之输入资料于该记忆体中之位址区域;而当该 存取模组由该记忆体中读取该等输入资料时,系在 该中央处理器将每一符表指标储存于该暂存模组 后,依据该符表指标及对应之描述符表而由该记忆 体中读取对应之输入资料。 6.如申请专利范围第2项之电脑系统,其中该记忆体 中储存有复数个符表指标及复数个描述符表,各描 述符表用来记录一对应之输入资料于该记忆体中 之位址区域,各符表指标用来记录一对应之描述符 表于该记忆体中之位址;且该中央处理器可将一总 符表指标储存至该暂存模组,该总符表指标系用来 记录各符表指标于该记忆体中之位址;而当该存取 模组由该记忆体中读取该等输入资料时,系先根据 该总符表指标由该记忆体中读取各符表指标,再根 据各符表指标读取各描述符表,并根据各描述符表 由该记忆体中读取该等输入资料。 7.如申请专利范围第1项之电脑系统,其另包含有至 少一储存装置,电连于该控制器;而该控制器另可 将各输入资料及对应之同位资料传输至各储存装 置。 8.一种于一电脑系统中进行同位运算的方法,该电 脑系统中设有一记忆体及一暂存模组,而该方法包 含有: 由该记忆体中读取至少两笔输入资料; 于该暂存模组中暂存一状态资料; 在读取该状态资料时,对该等输入资料进行逻辑运 算以提供一对应之同位资料;以及 在由该暂存模组取得该状态资料前,将该同位资料 储存至该记忆体。 9.如申请专利范围第8项之方法,其另包含有: 将至少一描述符表储存至该记忆体,其中各描述符 表分别用来记录一对应之输入资料于该记忆体中 之位址区域;以及 将至少一符表指标储存于该暂存模组,其中各符表 指标系用来记录一对应之描述符表于该记忆体中 之位址; 而当要由该记忆体中读取该等输入资料时,系先根 据该符表指标由该记忆体中读取各描述符表,再根 据各描述符表由该记忆体中读取该等输入资料。 10.如申请专利范围第8项之方法,其另包含有: 将复数个符表指标及复数个描述符表储存至该记 忆体,其中各描述符表分别用来记录一对应之输入 资料于该记忆体中之位址区域,各符表指标用来记 录一对应之描述符表于该记忆体中之位址;以及 将一总符表指标储存至该暂存模组,该总符表指标 系用来记录各符表指标于该记忆体中之位址; 而当要由该记忆体中读取该等输入资料时,系先根 据该总符表指标由该记忆体中读取各符表指标,再 根据各符表指标读取各描述符表,并根据各描述符 表由该记忆体中读取该等输入资料。 11.如申请专利范围第8项之方法,其另包含有: 依序于不同时间在该暂存模组中分别储存一符表 指标,各符表指标用来记录一对应之描述符表于该 记忆体中之位址,而各描述符表用来记录一对应之 输入资料于该记忆体中之位址区域; 而当要由该记忆体中读取该等输入资料时,系在将 每一符表指标储存于该暂存模组后,依据该符表指 标及对应之描述符表而由该记忆体中读取对应之 输入资料。 图式简单说明: 第1图为本发明电脑系统之功能方块示意图。 第2图为第1图中电脑系统进行同位运算之第一实 施例之示意图。 第3图为第1图中电脑系统进行同位运算之第二实 施例之示意图。 第4图为第1图中电脑系统进行同位运算之第三实 施例之示意图。 第5图为第1图中电脑系统进行同位运算时之流程 示意图。 |
