| 主权项 |
1.一种积体电路的内电路程式化装置,该装置包括: 一单非挥发性记忆体装置,系包括在积体电路上之 多数个非挥发性记忆胞,用以储存一微处理器所要 执行的指令,并且该单非挥发性记忆体装置包含用 以程式化该单非挥发性记忆体装置之一内电路程 式化码,以及用以帮助与一外部装置沟通之一用户 码; 一微处理器,系被配置用以输入指令位址到该单非 挥发性记忆体装置,以及从该单非挥发性记忆体装 置接收指令; 一可委托记忆体控制器,耦接于该微处理器以及该 单非挥发性记忆体装置之间,该可委托记忆体控制 器系被配置用以接收一内电路程式更新命命,以及 在该单非挥发性记忆体装置的该些非挥发性记忆 胞上完成一内电路程式化更新功能,藉此减轻该微 处理器执行内电路程式化更新功能的负担;以及 一程式码产生器,耦接该可委托记忆体控制器以及 该微处理器,该程式码产生器可以提供被微处理器 执行的指令。 2.如申请专利范围第1项所述之积体电路的内电路 程式化装置,其中该单非挥发性记忆体装置中之该 些非挥发性记忆胞包括多数个电性可抹除可程式 唯读记忆胞。 3.如申请专利范围第1项所述之积体电路的内电路 程式化装置,其中: 该装置更包括一控制暂存器; 该单非挥发性记忆体装置包括一单快闪记忆体装 置; 该可委托记忆体控制器包括一快闪记忆体位址控 制器,该快闪记忆体位址控制器耦接于该控制暂存 器以及该单快闪记忆体装置之间;以及 该可委托记忆体控制器包括一快闪记忆体位址解 码器,该快闪记忆体位址解码器耦接该快闪记忆体 位址控制器、该微处理器以及该单快闪记忆体装 置。 4.如申请专利范围第1项所述之积体电路的内电路 程式化装置,其中该单非挥发性记忆体装置包括多 数个独立的可抹除的非挥发性记忆胞之区块,并且 该内电路程式化码储存在该些独立的可抹除的非 挥发性记忆胞区块中之一特定区块或区块组。 5.如申请专利范围第1项所述之积体电路的内电路 程式化装置,其中在该单非挥发性记忆体装置中之 该内电路程式化码以及该用户码共用高电压泵激 、感测放大器以及输入/输出埠之结构。 6.如申请专利范围第1项所述之积体电路的内电路 程式化装置,其中该可委托记忆体控制器系被配置 用以执行一内电路程式化更新功能,而该内电路程 式化更新功能用以抹除以及然后程式化该单非挥 发性记忆体装置中之至少一部份的该些非挥发性 记忆胞。 7.如申请专利范围第1项所述之积体电路的内电路 程式化装置,其中该单非挥发性记忆体装置中之该 些非挥发性记忆胞包括浮动闸极记忆胞以及陷入 电荷记忆胞,二者择一。 8.如申请专利范围第1项所述之积体电路的内电路 程式化装置,其中该微处理器系被配置用以在该可 委托记忆体控制器执行该内电路程式化更新功能 时,执行至少一控制常式,其中该至少一控制常式 系由该程式码产生器所提供。 9.如申请专利范围第8项所述之积体电路的内电路 程式化装置,其中: 该程式码产生器系根据一设定为一第一状态之旗 标而提供该至少一控制常式,其中该旗标之该第一 状态系由该可委托记忆体控制器所设定; 该微处理器在执行该至少一控制常式时,不存取该 单非挥发性记忆体装置。 10.如申请专利范围第9项所述之积体电路的内电路 程式化装置,其中该可委托记忆体控制器在该内电 路程式化更新功能完成时,设定该旗标为一第二状 态,从而允许该微处理器从该单非挥发性记忆体装 置接收指令。 11.如申请专利范围第8项所述之积体电路的内电路 程式化装置,其中该单非挥发性记忆体装置中之该 内电路程式化码以及该用户码共用高电压泵激电 路、感测放大器以及输入/输出埠。 12.一种积体电路的内电路程式化装置,该装置包括 : 一微处理器,系被配置用以执行一指令串; 多数个通讯装置,用以传送数位资料到一外部装置 ,以及从该外部装置接收数位资料; 一单非挥发性记忆体装置,系包括在积体电路上之 多数个非挥发性记忆胞,用以储存该微处理器所要 执行的指令,并且该单非挥发性记忆体装置包含用 以程式化该单非挥发性记忆体装置之一内电路程 式化码,以及用以帮助与该外部装置沟通之一用户 码; 一记忆体控制器,系在该记忆体控制器被该微处理 器致动以执行该内电路程式化更新功能时,用以执 行一内电路程式化更新功能,其中该记忆体控制器 系替代该微处理器执行该内电路程式化更新功能; 以及 一指令产生器,用以提供指令给该微处理器,而不 需要该微处理器与该单非挥发性记忆体装置沟通 。 13.如申请专利范围第12项所述之积体电路的内电 路程式化装置,其中该记忆体控制器包括被配置用 以在内电路程式化更新功能完成时通知微处理器 之控制逻辑。 14.如申请专利范围第12项所述之积体电路的内电 路程式化装置,其中该记忆体控制器包括一功能, 该功能在执行该内电路程式化更新功能之前,引起 该微处理器执行由该指令产生器所提供之指令,并 且其中该记忆体控制器更包括一功能,该功能根据 该内电路程式化更新功能的完成,提供一指示给该 微处理器以表示该内电路程式化更新功能已经完 成。 15.如申请专利范围第12项所述之积体电路的内电 路程式化装置,其中 该单非挥发性记忆体装置包括一快闪记忆体装置; 以及 该记忆体控制器包括一快闪记忆体位址控制器、 一控制暂存器以及一快闪记忆体位址解码器。 16.如申请专利范围第15项所述之积体电路的内电 路程式化装置,其中 该单非挥发性记忆体装置包括多数个独立的可抹 除的非挥发性记忆胞区块,并且该内电路程式化码 储存在该些区块中之一预先决定的区块或区块组; 该内电路程式化码以及该用户码,系在该单非挥发 性记忆体装置,共用高电压泵激、感测放大器以及 输入/输出埠结构。 17.一种积体电路的内电路程式化方法,该方法之步 骤包括: 从一启动器接收一内电路程式化或用户码修改指 令到一积体电路上之一微处理器,其中该启动器配 置在该积体电路外部; 透过该微处理器传送该修改指令到一可委托记忆 体控制器; 由该微处理器执行至少一控制常式,其中该微处理 器在执行该至少一控制常式过程中不会存取一单 非挥发性记忆体装置; 执行码更新之一功能,其中码系包含在该单非挥发 记忆体装置中,在该可委托记忆体控制器之控制下 ,该码与从该启动器而来的资料一起被程式化;以 及 利用该微处理器存取至少一部份之该更新码。 18.如申请专利范围第17项所述之积体电路的内电 路程式化方法,其中码更新之该功能的完成在该微 处理器委派码更新之该功能给该可委托记忆体控 制器之前。 19.如申请专利范围第17项所述之积体电路的内电 路程式化方法,其中该至少一控制常式的执行在该 至少一控制常式由一程式码产生器传送到该微处 理器之前。 20.如申请专利范围第17项所述之积体电路的内电 路程式化方法,其中 该单非挥发性记忆体装置包括一快闪记忆体; 该可委托记忆体控制器包括一快闪记忆体位址控 制器;以及 该码更新之后,接着该快闪记忆体位址控制器送出 一完成通知到该微处理器,从而使该微处理器停止 执行该至少一控制常式。 21.如申请专利范围第17项所述之积体电路的内电 路程式化方法,其中 该码系在该单非挥发性记忆体装置中,包括内电路 程式化码以及用户码,其中内电路程式化码以及用 户码配置在多数个非挥发性记忆胞区块; 该内电路程式化码储存在多数个区块中之一特定 区块或区块组;以及 该码更新包含利用至少一新内电路程式化码或新 用户码区块,修改该单非挥发性记忆体装置之一特 定区块或区块组。 22.如申请专利范围第21项所述之积体电路的内电 路程式化方法,其中 该积体电路包含至少一埠用以帮助与该启动器沟 通; 该码更新包含交换的资料,系透过该至少一埠;以 及 该内电路程式化码以及该用户码系在该单非挥发 性记忆体装置中,共用高电压泵激、感测放大器以 及输入/输出埠结构。 23.如申请专利范围第17项所述之积体电路的内电 路程式化方法,其中 该码系在该单非挥发性记忆体装置中,包括内电路 程式化码以及用户码;以及 该内电路程式化码以及用户码系在该单非挥发性 记忆体装置共用高电压泵激、感测放大器以及输 入/输出埠结构。 24.如申请专利范围第23项所述之积体电路的内电 路程式化方法,其中该码更新在该微处理器委派码 更新之该功能给该可委托记忆体控制器之后。 25.如申请专利范围第24项所述之积体电路的内电 路程式化方法,其中传送修改指令的步骤系透过该 微处理器,该步骤包含一程式码产生器的致能,其 中该程式码产生器能够产生控制常式,并且更包含 致能该微处理器进入一模式,其中该微处理器执行 该至少一控制常式。 26.如申请专利范围第25项所述之积体电路的内电 路程式化方法,其中 该单非挥发性记忆体装置包括一单快闪记体装置; 该可委托记忆体控制器包括一快闪记忆体位址控 制器; 在码更新之步骤后,跟着该快闪记忆体位址控制器 提供一指示给该微处理器发出该码更新完成的讯 号。 图式简单说明: 图1为依照本发明一较佳实施例所绘示之一般内电 路程式化架构的电路方块图,该架构包括一分离的 输入/输出通信埠。 图2为依照本发明另一较佳实施例所绘示之内电路 程式化架构的电路方块图,该架构包括一可委托快 闪记忆体控制器、控制暂存器以及程式码产生器 。 图3为依照本发明较佳实施例所绘示之程式码产生 器在内电路程式化操作期间产生控制常式的流程 图。 图4为依照本发明所绘示之微处理器位址空间图。 图5为依照本发明所绘示之快闪记忆体位址空间图 。 图6为依照本发明较佳实施例所绘示之内电路程式 化修改操作的流程图。 图7A为依照本发明较佳实施例所绘示之可委托快 闪记忆体控制器码抹除操作的流程图,此操作从图 6被呼叫。 图7B为依照本发明较佳实施例所绘示之可委托快 闪记忆体控制器码程式化操作的流程图,此操作从 图6被呼叫。 |
