实体设计系统及方法

摘要

本发明提供一种用以设计复杂积体电路(ICs)的设计系统，以及IC设计的方法及其程式产品。布局单元(layoutunit)接收在方格及图像格式上的电路描述表示部份。校验单元(checking unit)校验设计之方格及图像部份。评述单元(elaboration unit)从校验过的设计产生目标布局。资料预备单元(data prep unit)准备目标布局供光罩制作。图案暂存单元(pattern caching unit)选择性地以先前暂存的结果取代设计之部分，以改善设计效率。