制造快闪记忆体装置之方法

摘要

本发明揭示一种制造快闪记忆体装置的方法。在一种使用自对位浅渠沟隔离(self-aligned shallow trench isolation；SA-STI)结构的快闪记忆体装置中，一缓冲氧化物层被形成在一第一多晶矽层与一氮化物层之间。在执行用于形成一场氧化物膜的抛光制程之后，会在剥除该氮化物的制程期间使用一缓冲氧化物层来当做一防蚀刻层，并且先在一清洁制程期间剥除该缓冲氧化物层，之后才沉积一第二多晶矽层。以此方式，不仅得以防止对于剥除该氮化物制程期间使用之H3PO4溶液中含有的磷离子扩散至该第一多晶矽层的晶界，而且还得以缩短在沉积该第二多晶矽层之前将该第一多晶矽层曝露于清洁制程期间使用之HF清洁液的时间。因此，本发明的效应为，藉由最小化该HF清洁液中的氟基对该第一多晶矽层的攻击，得以增强一闸极氧化物层及一闸电极的属性。

主权项

1.一种制造快闪记忆体装置之方法,包括下列步骤: 在一半导体层上形成一闸极氧化物层及一多晶矽 层; 在该第一多晶矽层上形成一缓冲氧化物层; 在该缓冲氧化物层上形成一氮化物层,接着相继蚀 刻该氮化物层、该缓冲氧化物层、该第一多晶矽 层、该闸极氧化物层及该半导体基板,藉此形成一 绝缘渠沟; 在包含该渠沟之整个结构上沉积一绝缘氧化物层, 然后抛光该绝缘氧化物层及该氮化物层直到一既 定厚度,藉此在该渠沟内形成多个场氧化物膜; 藉由一氮化物剥除制程来剥除该氧化物层; 藉由一氧化物剥除制程来剥除该缓冲氧化物层;以 及 在包含该等场氧化物膜的该第一多晶矽层上形成 一第二多晶矽层。 2.如申请专利范围第1项之方法,其中该半导体基板 中界定了一晶格区、一高电压电晶体区及一低电 压电晶体区。 3.如申请专利范围第1项之方法,其中该闸极氧化物 层包括一晶格氧化物层、一高压氧化物层及一低 压氧化物层。 4.如申请专利范围第1项之方法,其中藉由一HTO膜品 质、一MTO膜品质或TEOS膜品质,来形成厚度为50至150 埃之该缓冲氧化物层。 5.如申请专利范围第1项之方法,其中形成之该氮化 物层的厚度为800至1200埃,并且在抛光制程后会残 余600至800埃之厚度。 6.如申请专利范围第1项之方法,其中藉由设定一蚀 刻目标来执行该氮化物剥除制程,促使该缓冲氧化 物层之厚度维持20至30埃,并且藉由使用一HF溶液来 执行该氧化物剥除制程。 7.如申请专利范围第6项之方法,其中假使一被剥除 之氮化物层的厚度为600至800埃,而且一被剥除之缓 冲氧化物层的厚度为30至120,则使用100到180℃之H3PO 4溶液中执行长达24至34分钟的氮化物剥除制程。 8.如申请专利范围第6项之方法,其中假使一被剥除 之氮化物层的厚度为600至800埃,而且一被剥除之缓 冲氧化物层的厚度为30至120埃,则使用40至100℃之H3 PO4溶液中执行长达34至44分钟的氮化物剥除制程。 9.如申请专利范围第6项之方法,其中执行该氮化物 剥除制程长达约30秒,藉此清洁该第一多晶矽层之 表面,同时剥除薄厚度之该缓冲氧化物层。 10.如申请专利范围第1项之方法,其中藉由设定一 蚀刻目标来执行该氮化物剥除制程,藉此剥除该氮 化物层且不会蚀刻该缓冲氧化物层,以及藉由相继 使用一BOE溶液和一HF溶液来执行该氧化物剥除制 程。 11.如申请专利范围第10项之方法,其中该氧化物剥 除制程包括,藉由使用该BOE溶液来剥除该缓冲氧化 物层,并且使用该HF溶液长达30秒,藉此清洁该第一 多晶矽层。 12.如申请专利范围第11项之方法,其中该BOE溶液中 具有混和之NH4F与HF,混和比率为9:1、100:1或300:1。 图式简单说明: 图1到6显示用于解说根据本发明较佳具体实施例 之制造快闪记忆体装置方法的断面图。