| 主权项 |
1.一种半导体元件,包括: 一半导体基板,包括: 一第一反转区, 一第二反转区,以及 一通道区,位于该第一反转区和该第二反转区之间 ; 一控制闸极,位于该通道区的上方;以及 至少一次闸极,位于该第一反转区和该第二反转区 的上方,其中该控制闸极没有延伸到该次闸极的上 方。 2.如申请专利范围第1项所述之半导体元件,其中该 半导体基板为n型。 3.如申请专利范围第1项所述之半导体元件,其中该 控制闸极之材质包括多晶矽、金属或金属矽化物 或其组合。 4.如申请专利范围第1项所述之半导体元件,更包括 : 一第一绝缘层,位在该通道区上; 一俘获层,位在该第一绝缘层上;以及 一第二绝缘层,位在该俘获层上,其中该控制闸极 位在该第二绝缘层上。 5.如申请专利范围第1项所述之半导体元件,其中该 次闸极之材质包括多晶矽、金属、金属矽化物或 其组合。 6.如申请专利范围第1项所述之半导体元件,更包括 一闸极介电层,位于该次闸极以及该第一反转区和 该第二反转区之间。 7.如申请专利范围第1项所述之半导体元件,其中该 次闸极位于该第一反转区、该第二反转区和该控 制闸极上方。 8.如申请专利范围第1项所述之半导体元件,更包括 : 一第一绝缘层,位于该通道区和该第一反转区及该 第二反转区上; 一俘获层,位在该第一绝缘层上;以及 一第二绝缘层,位在该俘获层上, 其中该次闸极包括一第一次闸极与一第二次闸极, 而该第一次闸极位于该第一反转区上方,且该第二 次闸极位于该第二反转区上方,其中该第一次闸极 、该第二次闸极和该控制闸极都位在该第二绝缘 层上。 9.一种储存元件,包括: 一半导体基板; 多数个储存单元,按多数个行与多数个列的顺序配 置,而每一行与相应的字元线相对应,且每一列与 相应的位元线相对应,而每一该些储存单元包括: 该半导体基板的一第一反转区, 该半导体基板的一第二反转区, 一通道区,定义为位于该第一反转区与该第二反转 区之间的该半导体基板之一部分, 一控制闸极,位于该通道区上方,以及 至少一次闸极,位于该第一反转区与该第二反转区 上方,其中该第一反转区和该第二反转区沿着其中 一条相对应的位元线方向,且每一条字元线与在同 一行的该些储存单元的该些控制闸极相连接; 多数个扩散区,其中在每一条位元线的末端包含两 个扩散区。 10.如申请专利范围第9项所述之储存元件,其中该 半导体基板为n型,且该些扩散区为p型。 11.如申请专利范围第9项所述之储存元件,其中该 些储存单元的该些控制闸极之材质包括多晶矽、 金属或金属矽化物或其组合。 12.如申请专利范围第9项所述之储存元件,每一个 储存单元更包括: 一第一绝缘层,位于该通道区上; 一俘获层,位于该第一绝缘层上;以及 一第二绝缘层,位于该俘获层上, 其中该控制闸极位在该第二绝缘层上。 13.如申请专利范围第9项所述之储存元件,其中该 些储存单元的该次闸极之材质包括多晶矽、金属 或金属矽化物或其组合。 14.如申请专利范围第9项所述之储存元件,每一该 些储存单元更包括一闸极介电层,位于该次闸极和 该第一反转区及该第二反转区之间。 15.如申请专利范围第9项所述之储存元件,每一个 该些储存单元的该次闸极位于该第一反转区和该 第二反转区上方。 16.如申请专利范围第9项所述之储存元件,每一个 该些储存单元更包括: 一第一绝缘层,位于该通道区和该第一反转区及该 第二反转区上; 一俘获层,位于该第一绝缘层上;以及 一第二绝缘层,位于该俘获层上, 其中该次闸极包括一第一次闸极和一第二次闸极, 而该第一次闸极位于该第一反转区上方,且该第二 次闸极位于该第二反转区上方,其中该第一次闸极 、该第二次闸极和该控制闸极都位在该第二绝缘 层上。 17.如申请专利范围第9项所述之储存元件,其中该 些储存单元的该些次闸极互相地电性连接,并且每 一储存单元能够储存两位元的资料。 18.如申请专利范围第9项所述之储存元件,其中相 邻的该些储存单元共用其上述之至少一个次闸极 。 19.如申请专利范围第9项所述之储存元件,其中在 同一位元线上的相邻之该些储存单元共用该些第 一反转区和该些第二反转区的其中之一。 20.如申请专利范围第9项所述之储存元件,其中每 一个该些储存单元的至少一个次闸极包括一第一 次闸极与一第二次闸极,而该第一次闸极位于相应 的该第一反转区上方,且该第二次闸极位于相应的 该第二反转区上方,其中每一个该些储存单元能储 存四位元的资料。 21.一种储存单元的操作方法,其中该储存单元形成 在n型之一半导体基板上,而该储存单元包括一第 一反转区、一第二反转区、一通道区、一控制闸 极、至少一次闸极,其中该第一反转区和该第二反 转区位在该半导体基板内,而该通道区位于该第一 反转区和该第二反转区之间的该半导体基板内、 且该控制闸极位于该通道区上方,而该次闸极位于 该第一反转区及该第二反转区上方,其中该控制闸 极不能延伸到该次闸极的上方,而该储存单元的操 作方法包括: 重新启动该储存单元、擦除该储存单元、对该储 存单元进行编程和读取该储存单元之步骤的至少 其中之一种。 22.如申请专利范围第21项所述之储存单元的操作 方法,其中重新启动和擦除该储存单元之步骤包括 : 施加一高的反向电压于该控制闸极,以及 将该半导体基板接地。 23.如申请专利范围第21项所述之储存单元的操作 方法,其中该储存单元包括一第一位元区和一第二 位元区,用以储存一位元的资料,而该第一位元区 与该第一反转区相对应,且该第二位元区与该第二 反转区相对应,其中对该储存单元进行编程之步骤 包括对该第一位元区或该第二位元区进行编程, 其中,对该第一位元区进行编程之步骤包括: 给该控制闸极提供一个正向电压, 给至少一个次闸极提供一第一反向电压, 给该第一反转区提供一第二反向电压,以及 将该第二反转区和该半导体基板接地,以及 其中,对该第二位元区进行编程之步骤包括: 给该控制闸极提供一个正向电压, 给至少一个次闸极提供该第一反向电压, 给该第二反转区提供该第二反向电压,以及 将该第一反转区和该半导体基板接地。 24.如申请专利范围第23项所述之储存单元的操作 方法,其中提供该第一反向电压之步骤包括提供该 第一反向电压,使得在该第一反转区及该第二反转 区产生多数个p型区。 25.如申请专利范围第21项所述之储存单元的操作 方法,其中该储存单元包括一第一位元区和一第二 位元区,用以储存一位元资料,而该第一位元区与 该第一反转区相对应,且该第二位元区与该第二反 转区相对应,其中读取该储存单元之步骤包括读取 该第一位元区或该第二位元区, 其中,读取该第一位元区之步骤包括: 给该控制闸极提供一个正向电压, 给至少一个次闸极提供一第一反向电压, 给该第二反转区提供一第二反向电压,以及 将该第一反转区和该半导体基板接地,以及 其中,读取该第二位元区之步骤包括: 给该控制闸极提供一个正向电压, 给至少一个次闸极提供该第一反向电压, 给该第一反转区提供该第二反向电压,以及 将该第二反转区和该半导体基板接地。 26.如申请专利范围第25项所述之储存单元的操作 方法,其中提供该第一反向电压之步骤包括提供该 第一反向电压,使得在该第一反转区及该第二反转 区产生多数个p型区。 27.如申请专利范围第25项所述之储存单元的操作 方法,其中提供该正向电压、该第一反向电压和该 第二反向电压之步骤包括提供该些电压,使得当该 第一位元区处于一编程状态并且被读取时,在邻近 于该第一反转区的该通道区之一部分内产生一p型 通道,以及当该第二位元区处于一编程状态并且被 读取时,在邻近于该第二反转区的该通道区之一部 分内产生一p型通道。 28.如申请专利范围第21项所述之储存单元的操作 方法,其中该储存单元更包括一第一绝缘层、一俘 获层、一第二绝缘层,而该第一绝缘层位于该通道 区和该第一反转区及该第二反转区上,且该俘获层 位于该第一绝缘层上,而该第二绝缘层位于该俘获 层上, 其中该次闸极包括一第一次闸极与一第二次闸极, 而该第一次闸极位于该第一反转区上方,且该第二 次闸极位于该第二反转区上方, 其中该第一次闸极、该第二次闸极和该控制闸极 都位在该第二绝缘层上, 其中该储存单元包括一第一位元区、一第二位元 区、一第三位元区和一第四位元区,而每一该第一 位元区、该第二位元区、该第三位元区和该第四 位元区用以储存一位元的资料,而该第一位元区与 位于该控制闸极下方的该俘获层的一第一部分的 一第一局部相对应,且该第二位元区与该俘获层的 该第一部分的一第二局部相对应,而该第三位元区 与位于该第一次闸极下方的该俘获层的一第二部 分的一第一局部相对应,且第四位元区与该俘获层 的该第二部分的一第二局部相对应, 其中对该储存单元进行编程之步骤包括对该第一 位元区、该第二位元区、该第三位元区或该第四 位元区进行编程,以及 其中读取该储存单元之步骤包括读取该第一位元 区、该第二位元区、该第三位元区或该第四位元 区。 29.一种储存元件的操作方法,其中该储存元件形成 在n型的一半导体基板上,而该储存元件包括多数 个储存单元,其按多数个行与多数个列的顺序配置 ,且每一行与相应的字元线相对应,而每一列与相 应的位元线相对应,其中每一个储存单元包括该半 导体基板的一第一反转区、该半导体基板的一第 二反转区、一通道区、一控制闸极、至少一次闸 极,其中该通道区定义为位于该第一反转区与该第 二反转区之间的该半导体基板之一部分,而该控制 闸极位于该通道区上方,且该次闸极位于该第一反 转区与该第二反转区上方,其中该第一反转区和该 第二反转区沿着相应于该些位元线的其中之一的 一方向,且每一条字元线与在同一行的该些储存单 元的该些控制闸极相连接,而该储存元件还包括多 数个扩散区,其中在每一条位元线的末端包含两个 扩散区,而该储存元件的操作方法包括: 重新启动该储存单元、擦除该储存单元、对所选 择的储存单元进行编程和读取所选择的储存单元 之步骤的至少其中之一。 30.如申请专利范围第29项所述之储存元件一的操 作方法,其中重新启动和擦除该储存单元之步骤包 括: 施加一个高的反向电压于该些字元线,以及 将该半导体基板接地。 31.如申请专利范围第29项所述之储存元件的操作 方法,其中每一该储存单元包括一第一位元区和一 第二位元区,用以储存一位元的资料,而该第一位 元区与该第一反转区相对应并与对应于该位元线 的两个扩散区的其中之一相对应,且该第二位元区 与该第二反转区相对应并与对应于该位元线的两 扩散区的其中之另一个扩散区相对应,其中对所选 择的储存单元进行编程之步骤包括对所选择的储 存单元的该第一位元区或该第二位元区进行编程, 其中,对所选择的储存单元的该第一位元区进行编 程之步骤包括: 于与所选择的储存单元相对应的该字元线上提供 一个正向电压, 于所有该些储存单元的所有其他的字元线和该些 次闸极上提供一第一反向电压, 于与该位元线相对应的两个扩散区之其中之一上 提供一第二反向电压,以及 将该储存元件的所有其他的扩散区和该半导体基 板接地,以及 其中,对所选择的储存单元的该第二位元区进行编 程之步骤包括: 于与所选择的储存单元相对应的该字元线上提供 该正向电压, 于所有该些储存单元的所有其他的字元线和该些 次闸极提供该第一反向电压, 于与该位元线相对应的其他两个扩散区提供该第 二反向电压,以及 将该储存元件之所有其他的扩散区和该半导体基 板接地。 32.如申请专利范围第31项所述之储存元件的操作 方法,其中提供该第一反向电压之步骤包括提供该 第一反向电压,使得在相应于该些第一反转区、该 些第二反转区以及该些储存单元产生多数个p型区 。 33.如申请专利范围第29项所述之储存元件的操作 方法,其中每一该些储存单元包括一第一位元区和 一第二位元区,用以储存一位元的资料,而该第一 位元区对应于该第一反转区并与对应之该位元线 的两个扩散区的其中之一相对应,且该第二位元区 对应于该第二反转区并与对应之该位元线的两个 扩散区之其中另一个相对应,其中读取所选择的储 存单元之步骤包括读取所选择的储存单元的该第 一位元区或该第二位元区, 其中,读取所选择的储存单元的该第一位元区之步 骤包括: 给与所选择的储存单元相对应的该字元线提供一 个正向电压, 给所有该些储存单元的所有其他的该些字元线和 该些次闸极提供一第一反向电压, 给与该位元线相对应的两扩散区之另一个提供一 第二反向电压,以及 将该储存元件之所有其他的扩散区和该半导体基 板接地,以及 其中,读取所选择的储存单元的该第二位元区之步 骤包括: 给与所选择的储存单元相对应的该字元线提供一 个正向电压, 给所有储存单元的所有其他的字元线和该次闸极 提供一第一反向电压, 给与该位元线相对应的两个该些扩散区的其中之 一提供该第二反向电压,以及 将该储存元件之所有其他的扩散区和该半导体基 板接地。 34.如申请专利范围第33项所述之储存元件的操作 方法,其中提供该第一反向电压之步骤包括提供该 第一反向电压,使得在相应于该些储存单元之该些 第一反转区、该些第二反转区以及该些通道区产 生多数个p型区。 35.如申请专利范围第33项所述之储存元件的操作 方法,其中提供该正向电压、该第一反向电压和该 第二反向电压之步骤包括提供该正向电压、该第 一反向电压和该第二反向电压,使得当所选择的该 储存单元的该第一位元区处于编程状态并且被读 取时,在邻近于所选择的该储存单元的该第一反转 区的该通道区之一部分内产生一p型通道,以及当 所选择的该储存单元的该第二位元区处于编程状 态并且被读取时,在邻近于所选择的该储存单元的 该第二反转区的该通道区之一部分内产生一p型通 道。 36.如申请专利范围第29项所述之储存元件的操作 方法,其中每一该些储存单元更包括一第一绝缘层 、一俘获层、一第二绝缘层,而该第一绝缘层位于 该通道区和该第一反转区及该第二反转区上,且该 俘获层位于该第一绝缘层上,而该第二绝缘层位于 该俘获层上, 其中该次闸极包括一第一次闸极与一第二次闸极, 而该第一次闸极位于该第一反转区上方,且该第二 次闸极位于该第二反转区上方, 其中该第一次闸极、该第二次闸极和该控制闸极 都位在该第二绝缘层上, 其中每一该些储存单元包括一第一位元区、一第 二位元区、一第三位元区和一第四位元区,而每一 该第一位元区、该第二位元区、该第三位元区和 该第四位元区用以储存一位元的资料,而该第一位 元区与位于该控制闸极下方的该俘获层的一第一 部分的一第一局部相对应,且该第二位元区与该俘 获层的该第一部分的一第二局部相对应,而该第三 位元区与位于该第一次闸极下方的该俘获层的一 第二部分的一第一局部相对应,且第四位元区与该 俘获层的该第二部分的一第二局部相对应, 其中对所选择的该储存单元进行编程之步骤包括 对所选择的该储存单元之该第一位元区、该第二 位元区、该第三位元区或该第四位元区进行编程, 以及 其中读取所选择的该储存单元之步骤包括读取所 选择的该储存单元之该第一位元区、该第二位元 区、该第三位元区或该第四位元区。 图式简单说明: 图1绘示为p型储存单元的单元结构图; 图2绘示为本发明第一实施例之储存单元的单元结 构图; 图3A-3D为图2所示之储存单元的操作方法; 图4A绘示为本发明第二实施例之储存器阵列的平 面示意图; 图4B绘示为图4A所示的本发明第二实施例之沿A-A' 方向的储存器阵列的剖面示意图; 图4C-4G为图4A和图4B所示的本发明第二实施例之储 存器阵列的操作方法; 图5绘示为本发明第三实施例之储存单元的剖面示 意图; 图6A绘示为本发明第四实施例之储存器阵列的平 面图; 图6B绘示为图6A所示的本发明第四实施例之沿B-B' 方向的储存器阵列的剖面示意图; 图7A-7C为本发明第一实施例之储存单元的制程; 图8A-8B为本发明第三实施例之储存单元的制程。 |
