| 主权项 |
1.一种电阻电容式振荡器电路,被一电流源驱动,该 电流源有一稳定的输出电压VBG,该振荡器包括: 一第一开关电路,有一第一信号输出端与一第一节 点,其中该第一信号输出端输出一第一输出脉冲信 号,而该第一节点输出一第一电压V1且透过一第一 电容与一地电压连接; 一第二开关电路,与该第一开关电路对称且并联, 有一第二信号输出端与一第二节点,其中该第二信 号输出端输出一第二输出脉冲信号,与该第一输出 脉冲信号互补,而该第二节点输出一第二电压V2且 透过一第二电容与该地电压连接,其中该第一电容 与该第二电容有相等电容値; 一第一比较器,与该第一节点及该第二节点二者其 一之一选定节点连接,接收对应之该第一电压V1与 该第二电压V2其一,且接收一固定下限电压値; 一第二比较器,与该选定节点连接,且接收一固定 上限电压値; 一栓锁器,有一第一端与一第二端,该第二端连接 于该第一开关电路与该第二开关电路其二者任一; 一反向器,串接于该栓锁器之该第二端,而于一输 出端连接于该第一开关电路与该第二开关电路二 者之另一; 一第一MOS电晶体,有一闸极接收该第一比较器之输 出,而其一源极连接于一系统电源,一汲极连接于 该栓锁器之该第一端;以及 一第二MOS电晶体,有一闸极接收该第二比较器之输 出,而其一源极连接于一地电源,一汲极共同连接 于该栓锁器之该第一端。 2.如申请专利权利范围第1项之电阻电容式振荡器, 其中该第一开关电路包括一第一PMOS电晶体及一第 一NMOS电晶体,而该第二开关电路包括一第二PMOS电 晶体及一第二NMOS电晶体,其中 该第一PMOS电晶体之一源极连接到该电流源,一汲 极连接到该第一节点,以及一闸极连接到该第一信 号输出端; 该第一NMOS电晶体之一源极连接到该电流源,一汲 极连接到该第一节点,以及一闸极共同连接到该第 一信号输出端; 该第二PMOS电晶体之一源极连接到该电流源,一汲 极连接到该第二节点,以及一闸极连接到该第二信 号输出端;以及 该第二NMOS电晶体之一源极连接到该电流源,一汲 极连接到该第二节点,以及一闸极共同连接到该第 二信号输出端。 3.如申请专利范围第1项所述之电阻电容式振荡器, 其中该第一比较器与该第二比较器于个别其一正 端连接该选定节点。 4.如申请专利范围第3项所述之电阻电容式振荡器, 其中该固定下限电压値为(1/2VBG)而该固定上限电 压値为(2VBG)。 5.如申请专利范围第3项所述之电阻电容式振荡器, 其中该第一MOS电晶体为一PMOS电晶体,该第二MOS电 晶体为一NMOS电晶体。 6.如申请专利范围第1项所述之电阻电容式振荡器, 其中该第一比较器与该第二比较器,配合该第一MOS 电晶体,该第二MOS电晶体与该一栓锁器,使得该些 二MOS电晶体不会被同时打开(ON)。 7.如申请专利范围第1项所述之电阻电容式振荡器, 其中该第一开关电路之该第一节点被选为该选定 节点。 8.如申请专利范围第1项所述之电阻电容式振荡器, 其中该第一开关电路之该第一节点或该第二开关 电路之该第二节点被选为该选定节点。 9.如申请专利范围第1项所述之电阻电容式振荡器, 其中该第一比较器之输出为0111循环的逻辑状态, 而该第二比较器之输出为0010循环的逻辑状态。 10.如申请专利范围第1项所述之电阻电容式振荡器 ,其中该第一电压V1的波形为一正三角波,且电压界 限于该固定下限电压値与该固定上限电压値之间 。 11.一种电阻电容式振荡器电路,被一电流源驱动, 该电流源有一稳定的输出电压VBG,该振荡器包括: 一第一开关电路,有一第一信号输出端与一第一节 点,其中该第一信号输出端输出一第一输出脉冲信 号,而该第一节点经一第一电容与一地电压连接; 一第二开关电路,与该第一开关电路对称且并联, 有一第二信号输出端与一第二节点,其中该第二信 号输出端输出一第二输出脉冲信号,与该第一输出 脉冲信号互补,而该第二节点透过一第二电容与该 地电压连接,其中该第一电容与该第二电容有相等 电容値; 一第一比较器,与该第一节点及该第二节点二者其 一之一选定节点连接,且接收一固定下限电压値; 一第二比较器,与该选定节点连接,且接收一固定 上限电压値;以及 一开关控制电路,接收该第一比较器与该第二比较 器之输入,且有二输出端分别连接于该第一开关电 路与该第二开关电路之该第一信号输出端与该第 二信号输出端。 12.如申请专利范围第11项所述之电阻电容式振荡 器,其中该第一比较器与该第二比较器分别输出一 循环逻辑状态。 图式简单说明: 第1图绘示一传统电阻电容式振荡器电路; 第2图绘示于第1图中,于节点A与B之电压波形; 第3图绘示依照本发明,一电阻电容式振荡器电路; 以及 第4图绘示依照本发明,于第3图中,于节点C与D之电 压波形。 |
