| 主权项 |
1.一种半导体连接体,其包含: 至少二活性区; 一导电掺杂通道,其提供该等至少二活性区之间之 一电连接; 一第一传导层,其系设置于该导电掺杂通道之一第 一部份上方;以及 一第二传导层,其系设置于该导电掺杂通道之一第 二部份上方,其中该等第一传导层与第二传导层系 彼此隔开,且该第一传导层及该第二传导层间之该 导电掺杂通道系为未覆盖。 2.如申请专利范围第1项之半导体连接体,其中该等 第一传导层及第二传导层系为矽化物层。 3.如申请专利范围第1项之半导体连接体,其中该导 电掺杂通道包含: 一第一掺杂通道区,其系毗邻于该等至少二活性区 中之一第一者; 一第二掺杂通道区,其系毗邻于该等至少二活性区 中之一第二者;以及 一通道阻挡结构,其系设置于该第一掺杂通道区与 该第二掺杂通道区之间。 4.如申请专利范围第3项之半导体连接体,其中该第 一掺杂通道区、该第二掺杂通道区及该通道阻挡 结构具有一相同之导电类型,因此该通道阻挡结构 为一虚拟通道阻挡结构。 5.如申请专利范围第3项之半导体连接体,其中该等 至少二活性区具有一第一掺杂浓度,以及该通道阻 挡结构具有一第二掺杂浓度,该第二掺杂浓度系低 于该第一掺杂浓度。 6.一种积体电路,其具有复数个传导通道形成于其 中,且该等复数个传导通道中之每一经选定者皆具 有一相关通道阻挡结构,该相关通道阻挡结构可阻 止一相关通道与该等复数个传导通道中之其他者 产生传导,该等复数个传导通道中之其他者皆具有 一相关虚拟通道阻挡结构,该相关虚拟通道阻挡结 构并不会阻止一相关虚拟通道阻挡传导通道产生 传导,当该积体电路于还原工程技术应用期间系于 一平面图观之时,该等通道阻挡通道系藉由异物边 缘之存在而模拟该等虚拟通道阻挡传导通道,且该 等异物边缘间并未覆盖任何材料。 7.一种让还原工程变困难之方法,其包含: 于至少二活性区之间形成一导电掺杂通道; 于该导电掺杂通道之一第一部份上方设置一第一 传导层; 于该导电掺杂通道之一第二部份上方设置一第二 传导层,其中该第一传导层与第二传导层系彼此隔 开;以及 修改一矽化物阻挡遮罩以防止该第一传导层与该 第二传导层电气连接。 8.如申请专利范围第7项之方法,其中形成一导电掺 杂通道之该步骤包括于该导电掺杂通道内部产生 一通道阻挡结构影像,藉此该导电掺杂通道对一还 原工程师而言显然为或可能为通道被阻挡,但实际 上该导电掺杂通道并未被通道阻挡。 9.如申请专利范围第8项之方法,其中该通道阻挡结 构系使用一比用来产生该等至少二活性区之一掺 杂剂浓度更低的掺杂剂浓度产生。 10.如申请专利范围第7项之方法,其中该第一传导 层及第二传导层系为矽化物层。 11.一种用以保护积体电路设计之方法,其包含下列 步骤: 界定与一非传导之经通道阻挡之通道相关之传导 层边缘;以及 藉由修改一矽化物阻挡遮罩以防止该等边缘彼此 电气连接,将与一虚拟通道阻挡传导通道相关之传 导层边缘设置于与供该非传导之经通道阻挡之通 道用的该等边缘相同之相对位置。 12.如申请专利范围第11项之方法,其中该传导层系 为矽化物。 图式简单说明: 第1A图显示先前技术于全部金属层及氧化物层由 一传导通道去除之后还原工程师将看到矽化物层 之异物边缘; 第1B图显示先前技术于全部金属层及氧化物层由 一包括通道阻挡之传导通道去除之后还原工程师 将看到矽化物层之异物边缘;以及 第2图显示根据本发明之具体实施例,于全部金属 层及氧化物层被去除后,还原工程师将看到矽化物 层之异物边缘。 |
