发明名称 制造薄膜半导体器件的方法及其形成抗蚀图的方法
摘要 一种制造薄膜半导体器件的方法,它能够实现制造过程的简化,并在不使用多个对准标记的情况下,能够提高对准精度。通过使用具有多个区域的抗蚀剂层,形成对准构图,每个所述多个区域具有对应于多个图形中每个图形的不同的膜厚度,其中使用具有半色曝光区域作为掩模的半色掩模,并通过将光透射区域形成为孔构图,以及通过蚀刻位于下面的硅层而产生所述图形。通过使位于下面的硅层曝光,并将离子注入到整个抗蚀剂层,使只有主构图区域被掺杂了离子。
申请公布号 CN1244954C 申请公布日期 2006.03.08
申请号 CN03137291.0 申请日期 2003.06.04
申请人 NEC液晶技术株式会社 发明人 高桥美朝
分类号 H01L21/027(2006.01);H01L21/30(2006.01);G03F1/08(2006.01);G03F7/00(2006.01);G03F9/00(2006.01) 主分类号 H01L21/027(2006.01)
代理机构 中原信达知识产权代理有限责任公司 代理人 穆德骏;关兆辉
主权项 1.一种制造薄膜半导体器件的方法,包括:在基片的表面上形成位于下面的硅层的过程;在所述位于下面的硅层上,涂敷光致抗蚀剂以形成抗蚀剂层的过程;使用由使光透射的透射掩模区、使光部分透射的半色曝光区、和截断光的光截断区构成的光掩模对所述光致抗蚀剂层进行曝光并显影,以形成由除去所述光致抗蚀剂的抗蚀剂除去区域、显影后所述光致抗蚀剂仍然保持第1膜厚度的第1抗蚀剂残留区域、和显影后所述光致抗蚀剂仍然保持比第1膜厚度厚的第2膜厚度的第2抗蚀剂残留区域构成的抗蚀剂图的过程;通过以所述抗蚀图作为掩模,对作为孔的所述抗蚀剂除去区域进行蚀刻,以在所述位于下面的硅层上形成所述对准图形的过程;形成所述对准图形后,还除去第1抗蚀剂残留区域的所述光致抗蚀剂,从而扩大所述孔的过程;在扩大所述孔后,通过以所述抗蚀图作为掩模,来形成除所述对准图形外的图形的过程。
地址 日本神奈川县