| 发明名称 | 电路布线的形成法 | ||
| 摘要 | 一种电路布线的形成法，在绝缘性基体材料(1)上形成第一布线层(2)，在该第一布线层(2)间设置所需要的空隙地在前述第一布线层(2)的外表面上形成第一布线保护层(3)。在此，比第一布线保护层(3)的上端更厚地整个面地形成导体层(4)，接着，在从前述导体层(4)的上表面研磨整个面之后，通过使用掩膜件(5)除去导体层(4)的不必要的部分来形成第二布线层(6)。在该第二布线层(6)上也可形成第二布线保护层(7)。 | ||
| 申请公布号 | CN1744797A | 申请公布日期 | 2006.03.08 |
| 申请号 | CN200410074865.9 | 申请日期 | 2004.08.30 |
| 申请人 | 日本梅克特隆株式会社 | 发明人 | 丰岛良一 |
| 分类号 | H05K3/02(2006.01);H05K3/06(2006.01) | 主分类号 | H05K3/02(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 胡强 |
| 主权项 | 1.一种电路布线的形成法，其特征在于，在绝缘性基体材料上形成第一布线层，在前述布线层间设置空隙地在前述第一布线层的外表面上形成第一布线保护层，从其上整个面地比前述第一布线保护层的上端更厚地形成导体层，进而在从前述导体层的上表面研磨整个面之后，除去不必要的部分来形成第二布线层。 | ||
| 地址 | 日本东京都 | ||