| 摘要 |
<p>Eine erfindungsgemäße Anordnung zum zeitrichtigen Kombinieren eines ersten, kontinuierlichen, digitalen Datenstromes (V1), der ein Synchronsignal (S) enthält, mit einem zweiten, diskontinuierlichen digitalen Datenstrom (V2), weist die Anordnung zum Ausgleich dieser Diskontinuitäten auf:
ein erstes Verzögerungsglied (2), das den ersten Datenstrom (V1) um eine erste vorgegebene Zeitspanne verzögert,ein zweites Verzögerungsglied (3), das das Synchronsignal (S) des ersten Datenstroms (V1) um eine zweite vorgegebene Zeitspanne verzögert,einen Speicher (4), in den der zweite Datenstrom (V2) nach Maßgabe eines Write-Pointers (WP) geschrieben und aus dem er nach Maßgabe eines Read-Pointers (RP) gelesen wird, wobei der Write-Pointer (WP) durch jeden Impuls des unverzögerten Synchronsignals (S; WPR) des ersten Datenstromes (V1) und der Read-Pointer (RP) durch jeden Impuls (RPR) des mittels des zweiten Verzögerungsgliedes (3) verzögerten Synchronsignals des ersten Datenstromes (V1) zurückgesetzt wird, d.h. an den Anfang des Speichers (4) gesetzt wird, undMittel (6) zum Kombinieren oder Verarbeiten der Ausgangsdatenströme des ersten Verzögerungsglieds (2) und des Speichers (4),
wobei die erste Zeitspanne so gewählt ist, dass die Ausgangsdatenströme des ersten Verzögerungsglieds (2) und des Speichers (4) an den Mitteln (6) zum Kombinieren oder Verarbeiten in einer gewünschten zeitlichen Relation zueinander auftreten, und wobei die zweite Zeitspanne so gewählt ist, dass der Read-Pointer (RP) währende des Lesevorgangs aus dem Speicher (4) auch unter Berücksichtigung der in dem zweiten Datenstrom (V2) auftretenden Diskontinuitäten den Write-Pointer (WP) nicht einholt.
</p> |
