发明名称 |
半导体器件及用于其的引线键合芯片尺寸封装 |
摘要 |
本发明公开了一种结合引线键合芯片尺寸封装(WBCSP)中的半导体器件,设计其使得在半导体衬底的表面上形成多个焊盘,且焊盘通过导电柱连接到外部端子,其中第一和第二重布线图案分别连接到这些焊盘。所有元件用绝缘层密封,使得外部端子部分地暴露于所述表面上,其中导线的最上部位于所述重布线图案的上方且还位于所述外部端子的下端之下。这实现了焊盘和外部端子之间的短布线距离;因此,可以减小线路电阻和线路延时;可以增大布线的自由度而不导致短路故障;且能够容易地在短的时间周期内改变布线。 |
申请公布号 |
CN1744309A |
申请公布日期 |
2006.03.08 |
申请号 |
CN200510099036.0 |
申请日期 |
2005.09.05 |
申请人 |
雅马哈株式会社 |
发明人 |
大仓喜洋 |
分类号 |
H01L23/485(2006.01);H01L21/60(2006.01) |
主分类号 |
H01L23/485(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波;侯宇 |
主权项 |
1.一种半导体器件,包括:半导体衬底,其具有一表面,在所述表面上形成有电子电路和多个焊盘;保护膜,其形成来覆盖所述半导体衬底的除对应于所述多个焊盘的预定区域之外的表面,所述多个焊盘通过导电柱分别连接到多个外部端子;第一重布线图案,形成于所述保护膜之上并直接连接到焊盘之一;第二重布线图案,形成于所述保护膜之上并通过导线直接连接到焊盘中的另一个;以及绝缘层,其形成来密封所述第一和第二重布线图案、导线和导电柱,使得所述外部端子在所述绝缘层的表面上部分地暴露,其中所述导线的最上部位于所述第一和第二重布线图案上方,且还位于所述外部端子的下端之下。 |
地址 |
日本静冈县 |