半导体装置及其制法

摘要

本发明提供一种半导体装置，系在较分离区域５２之矽基板５５为上层处，存在有层间绝缘膜５１，境界区域６３处，备有与矽基板５５导通之至少一列金属接触部５３、５３’，此一金属接触部系与金属配线层６０导通，藉着将其以电气绝缘被覆膜５７被覆，可作无剥落之划割，矽基板不会损伤，基板之电位固定容易，信赖性佳。就构成上而言，本发明系在半导体装置本体６２与分离区域５２之境界区域６３，以包围半导体装置本体６２外周之方式形成包埋钨之宽为０．０１～１μｍ的接触件５３、５３’，在其上形成用以固定矽基板５５之电位的第一金属配线层６０及第二金属配线层６１。又，在划割区道区域５２，形成氧化矽膜５８’及层间绝缘膜５１。

主权项

1. 一种半导体装置,包含矽基板上之半导体装置本体区域及分离区域(划割区道区域)及上述二区域间之境界区域;其特征系在:上述分离区域之较上述矽基板为上层处,存在有层间绝缘膜,上述境界区域处,备有与上述矽基板导通之至少一列金属接触部,上述金属接触部系与金属配线层导通,且上述金属配线层系由电气绝缘被覆膜所被覆者。2.依申请专利范围第1项所述之半导体装置,其中该金属接触部系由钨及含有钨之合金所选出的至少一种金属所形成。3. 依申请专利范围第1项所述之半导体装置,其中该金属接触部系存在于包围上述半导体装置本体之外周的位置者。4. 依申请专利范围第1项所述之半导体装置,其中该金属接触部之宽度,系在0.01m以上-1m以下之范围者。5. 依申请专利范围第3项所述之半导体装置,其中该包围半导体装置本体之外周的金属接触部,系1列或2列者。6. 依申请专利范围第1项所述之半导体装置,其中该金属配线层系由第一金属配线层及其表面之第二金属配线层所构成,且上述第一金属配线层与第二金属配线层系导通者。7. 依申请专利范围第1项所述之半导体装置,其中该矽基板与层间绝缘膜之间,存在有氧化矽膜者。8. 依申请专利范围第1项所述之半导体装置,其中该层间绝缘膜系以氧化矽为主成份者。9. 依申请专利范围第1项所述之半导体装置,其中该层间绝缘膜之厚度,系为0.1m-1.0m之范围。10. 依申请专利范围第1项所述之半导体装置,其中该被覆金属配线层之电绝缘被覆膜,系为氮化矽膜者。11. 一种半导体装置之制法,系包含矽基板上之半导体装置本体区域及分离区域(划割区道区域)及上述二区域间之境界区域的半导体装置之制法;其特征系在:(A) 在矽基板之表面,以化学气相成长(Chemical vapordeposit,以下称之为CVD)法,形成层间绝缘膜;(B) 以蚀刻法在上述层间绝缘膜上开设至矽基板为止之沟部,在上述沟部部份埋入金属,形成金属接触部;(C) 于上述金属接触部之表面,使用蚀刻法形成金属配线层;(D) 藉由以电绝缘被覆膜被覆上述金属配线层之表面,形成分离区域。12. 依申请专利范围第11项所述之半导体装置之制法,其中该金属接触部系由钨及含有钨之合金所选出的至少一种金属所形成者。13. 依申请专利范围第11项所述之半导体装置之制法,其中该金属接触部系存在于包围上述半导体装置本体之外周的位置者。14. 依申请专利范围第11项所述之半导体装置之制法,其中该金属接触部之宽度,系在0.01m以上-1m以下之范围者。15. 依申请专利范围第13项所述之半导体装置之制法,其中该包围半导体装置本体之外周的金属接触部,系1列或2列者。16. 依申请专利范围第11项所述之半导体装置之制法,其中系在电绝缘被覆膜上使用蚀刻法开设至金属配线层为止之沟部,并在上述沟部部份形成第二金属配线层者。17. 依申请专利范围第11项所述之半导体装置之制法,其中系在矽基板与层间绝缘膜之间的半导体装置本体区域之端部,以加热氧化法形成由氧化矽所构成之场效氧化膜者。18. 依申请专利范围第11项所述之半导体装置之制法,其中该层间绝缘膜系以氧化矽为主成份之膜形成者。19. 依申请专利范围第11项所述之半导体装置之制法,其中该层间绝缘膜之厚度系形成于0.1m-1m之范围者。20. 依申请专利范围第11项所述之半导体装置之制法,其中该被覆金属配线层之电绝缘被覆膜,系由氮化矽膜所形成者。图示简单说明:图1系本发明实施例1半导体装置之断面图。图2系本发明实施例1半导体装置之平面图。图3系本发明实施例2半导体装置的制法之断面图,系在矽基板上形成层间绝缘膜,又在其上配置光罩之图。图4系本发明实施例2半导体装置的制法之断面图,系在层间绝缘膜中形成沟之图。图5系本发明实施例2半导体装置的制法之断面图,系在层间绝缘膜上形成钨膜之图。图6系本发明实施例2半导体装置的制法之断面图,系残留沟部份将层间绝缘膜上之钨膜除去之图。图7系本发明实施例2半导体装置的制法之断面图,系在层间绝缘膜上形成金属配线膜之图。图8系本发明实施例2半导体装置的制法之断面图,系在层间绝缘膜上之金属配线膜配置光罩之图。图9系本发明实施例2半导体装置的制法之断面图,系残留金属配线部份,将其他之金属配线膜部份除去之图。图10系本发明实施例2半导体装置的制法之断面图,系在金属配线部份之表层形成保护膜之图。图11系本发明实施例3半导体装置的制法之断面图,系在保护膜层上配置光罩之图。图12系本发明实施例3半导体装置的制法之断面图,系在保护膜层上形成接点窗部之图。图13系本发明实施例3半导体装置的制法之断面图,系在包含保护膜层上之接点窗部的部份,形成第二金属配线层,在其上配置光罩之图。图14系本发明实施例3半导体装置的制法之断面图,系形成第二金属配线之图。图15系本发明实施例3半导体装置的制法之断面图,系在第二金属配线之表层形成保护膜之图。图16系本发明实施例4半导体装置的制法之断面图,系将第一金属配线层与下层导电膜之金属接触部形成为二列的实例之图。图17系本发明实施例4半导体装置的制法之断面图,系在第一金属配线层上形成第二金属配线层之图。图18系本发明实施例4半导体装置的制法之断面图,系在金属接触部上形成接触部之图。图19系本发明实施例5半导体装置的制法之断面图,系被覆层间绝缘膜,系用以形成半导体形成过程之金属配线层与矽基板之接点的光罩配置图。图20系本发明实施例5半导体装置的制法之断面图,系形成金属接触部为一列之一层金属配线之图。图21系本发明实施例5半导体装置的制法之断面图,系形成金属接触部为一列之二层金属配线之图。图22系本发明实施例5半导体装置的制法之断面图,系形成金属接触部为二列之一层金属配线之图。图23系本发明实施例5半导体装置的制法之断面图,系形成金属接触部为二列之二层金属配线之图。图24系习用技术之半导体之平面图。图25系习用技术之半导体之平面图。图26系用以说明习用例之过程断面图。图27系用以说明习用例之过程断面图。图28系用以说明习用例之过程断面图。图29系用以说明习用例之过程断面图。图30系用以说明习用例之过程断面图。图31系用以说明习用例之过程断面图。图32系用以说明习用例之过程断面图。