| 主权项 |
1.一种半导体记忆装置之制造方法,其特征为:在须形成半导体基体主面之记忆格的领域与须形成周边电路的领域分别形成复数MISFET的过程,及在该MISFET上堆积第1绝缘膜的过程,及在该第1绝缘膜上形成第1导电膜所成之第1配线电极的过程,及在上述第1配线电极上堆积第2绝缘膜的过程,及在记忆格领域之该第2绝缘膜上形成电容器的过程,及在电容器所形成之记忆格领域,及周边电路领域上堆积第3绝缘膜,并将该第3绝缘膜之表面成为大约平坦的过程,及选择性地除去周边电路领域上之上述第3绝缘膜的过程,及在上述第3绝缘膜所留下之记忆格领域上,及上述第3绝缘膜被除去之周边电路领域上堆积第2导电膜的过程,及除去堆积在记忆格领域上之上述第2导电膜的过程,及图型形成所留下之第2导电膜而形成第2配线电极的过程所构成。2.如申请专利范围第1项所述之半导体记忆装置之制造方法,其中,除去上述第3绝缘膜之深度系与上述第2配线电极之膜厚同等或比上述第2配线电极之膜厚约深0.3m之范围内者。3.如申请专利范围第1项所述之半导体记忆装置之制造方法,其中,在除去上述第3绝缘膜之过程,系以上述电容器之上部电极作为蚀刻之掩蔽而施行蚀刻者。4.如申请专利范围第1项所述之半导体记忆装置之制造方法,其中,在上述第2配线电极上,形成有用以调整该配线电极之高度所用的第4绝缘膜者。5.如申请专利范围第1项所述之半导体记忆装置之制造方法,其中,用以供电至上述立体型电容器之上部电极的接触孔,系开口于配设有下部电极之位置者。6.如申请专利范围第3项所述之半导体记忆装置之制造方法,其中,除去上述第2绝缘膜之深度,系与合计上述第2配线电极之膜厚与上述第4绝缘膜之膜厚的膜厚同等,或比合计上述第2配线电极之膜厚与上述第4绝缘膜之膜厚的膜厚约深0.3m之范围内者。7.如申请专利范围第1项所述之半导体记忆装置之制造方法,其中,在除去上述第2导电膜之过程,系使用包括Al2O3等之砥粒与H2O2等氧化剂的淤浆,及使用发泡聚胺基甲酸乙酯等所成之研磨衬垫的研磨机构者。8.如申请专利范围第1项所述之半导体记忆装置之制造方法,其中,在除去上述第2导电膜之过程,使用以树脂结合砥粉之砥石的研磨机构者。9.一种半导体记忆装置之制造方法,其特征为:在为了半导体基体主面之记忆格之第1领域与为了周边电路之第2领域分别形成MISFET1的过程,及在上述第1领域之MISFET形成位元线的过程,及在上述位元线上经由第1绝缘膜形成电容器储存电极的过程,及在上述电容器储存电极上形成电容电介质膜的过程,及在上述电容电介质膜上形成电容器屏极的过程,及在上述第2领域上及形成有上述电容器屏极之第1领域上堆积第2绝缘膜的过程,及除去上述第2领域上之第2绝缘膜的过程,及在上述第2领域上形成所期望图型之第1金属配线的过程,及覆盖上述第1领域上之第1绝缘膜及上述第1金属配线地被覆第3绝缘膜,施行平坦化处理的过程,及在上述第3绝缘膜上形成所期望图型之第2金属配线的过程所构成者。10.如申请专利范围第9项所述之半导体记忆装置之制造方法,其中,上述电容器储存电极系图型加工成王冠型构造所成者。11.如申请专利范围第10项所述之半导体记忆装置之制造方法,其中,上述王冠型构造之电容器储存电极,系形成椭圆型筒状,在该筒内面及外面被覆上述电容电介质膜,而在上述电容电介质膜上形成电容器屏极者。12.如申请专利范围第9项所述之半导体记忆装置之制造方法,其中,上述电容器储存电极,系图型加工成凸片型构造所成者。13.如申请专利范围第9项所述之半导体记忆装置之制造方法,其中,上述电容器储存电极系具有所定膜厚而被图型加工。在该电容器储存电极之上面部及侧壁部被覆上述电容电介质膜,而在上述电容电介质膜上形成电容器屏极者。14.一种半导体记忆装置,其特征为:设于半导体基体主面所区划之记忆格领域主面上的位元线,及位于该位元线上部而以储存电极,电介质膜及屏极所构成的叠层型之复数电容器,及选择性地设成能覆盖该电容器之屏极的第1绝缘膜,及设于半导体基体主面所区划之周边电路领域主面上的复数配线电极,及覆盖该第1绝缘膜及该复数配线电极的第2绝缘膜,及图型形成在该第2绝缘膜上的金属配线所构成者。15.如申请专利范围第14项所述之半导体记忆装置,其中,上述周边电路领域系形成有p通道MISFET及n通道MISFET所成的CMOS电路者。16.如申请专利范围第14项所述之半导体记忆装置,其中,上述p通道MISFET之不纯物领域与上述n通道MISFET之不纯物领域,系经由形成于各该不纯物领域之氮化钛所成之金属插销施以电气式连接者。17.如申请专利范围第14项所述之半导体记忆装置,其中,上述储存电极系图型加工成王冠型构造所成者。18.如申请专利范围第17项所述之半导体记忆装置,其中,上述王冠型构造之储存电极,系形成椭圆型筒状,在该筒内面及外面被覆有上述电介质膜,而在上述电介质膜上形成有上述屏极者。19.如申请专利范围第14项所述之半导体记忆装置,其中,上述电容器储存电极系图型加工成凸片型构造所成者。20.如申请专利范围第14项所述之半导体记忆装置,其中,上述金属配线系使用铜所成之金属材料者。图式简单说明:第一图系关于本发明之第1实施例者,表示DRAM所构成之半导体记忆装置的局部剖面图。第二图系关于本发明之第1实施例者,表示半导体记忆装置之记忆格阵列部之一部分的平面图。第三图至第十四图系关于本发明之第1实施例者,表示半导体记忆装置之制程的剖面图。第十五图系关于本发明之第1实施例者,表示半导体记忆装置之电容器供电部的剖面图。第十六图系关于本发明之第2实施例者,表示DRAM所构成之半导体记忆装置的剖面图。第十七图至第三十图系表示用以说明本发明之第3实施例之DRAM所构成的半导体记忆装置之制程所用的剖面图。第三十一图系关于本发明之第4实施例者,表示DRAM所构成之半导体记忆装置的局部剖面图。第三十二图至第三十五图系关于本发明之第4实施例者,表示半导体记忆装置之制程的剖面图。第三十六图系关于本发明之第5实施例者,表示DRAM所构成之半导体记忆装置的局部剖面图。第三十七图至第四十一图系关于本发明之第5实施例者,表示半导体记忆装置之制程的剖面图。第四十二图系关于本发明之第6实施例者,表示DRAM所构成之半导体记忆装置的局部剖面图。第四十三图系关于本发明之第7实施例者,表示DRAM所构成之半导体记忆装置的局部剖面图。第四十四图系表示本发明之DRAM之一实施形态之晶片布置的平面图。第四十五图系表示本发明之DRAM之其他实施形态之晶片布置的平面图。第四十六图系表示本发明前之以往的DRAM所构成之半导体记忆装置的局部剖面图。 |
