| 主权项 |
1.一种半导体装置,其特征为具有:底板(1);具有设 置在前述底板(1)上且设置在半导体基板(4)及该半 导体基板(4)上之复数个外部接续用电极(5、12)的 半导体构成体(2);设置在前述半导体构成体(2)之周 围的前述底板(1)上之绝缘层(14);和设置在前述绝 缘层(14)上之硬质薄片(15);以及接续在前述半导体 构成体(2)的外部接续用电极(5、12)之配线(19)。 2.如申请专利范围第1项之半导体装置,其中前述硬 质薄片(15)系由与前述底板(1)相同材料所成。 3.如申请专利范围第1项之半导体装置,其中前述硬 质薄片(15)之厚度为与前述底板(1)的厚度相同。 4.如申请专利范围第1项之半导体装置,其中前述底 板(1)及前述硬质薄片(15)系由至少包含热硬化性树 脂的材料所成。 5.如申请专利范围第4项之半导体装置,其中前述底 板(1)及前述硬质薄片(15)系具有由无机材料所成的 基材。 6.如申请专利范围第1项之半导体装置,其中前述硬 质薄片(15)系由与前述绝缘层(14)相同材料所成。 7.如申请专利范围第1项之半导体装置,其中前述硬 质薄片(15)系由热膨胀系数为与前述底板(1)之热膨 胀系数实质相同的材料所成。 8.如申请专利范围第1项之半导体装置,其中前述底 板(1)或前述硬质薄片(15)之一方系由金属薄片(1a、 15a)所成,而他方系由至少包含热硬化性树脂的材 料所成。 9.如申请专利范围第8项之半导体装置,其中前述金 属薄片(1a、15a)系由铜或不锈钢所成。 10.如申请专利范围第1项之半导体装置,其中前述 硬质薄片(15)被埋入前述绝缘层(14)的上面。 11.如申请专利范围第10项之半导体装置,其中前述 硬质薄片(15)的上面系与前述绝缘层(14)的上面为 平齐。 12.如申请专利范围第1项之半导体装置,其中由与 前述硬质薄片(15)相同材料所成之其他的硬质薄片 (43)系被设置在前述绝缘层(14)中。 13.如申请专利范围第1项之半导体装置,其中前述 配线(19)为设置于设在前述半导体构成体(2)、前述 绝缘层(14)及前述硬质薄片(15)上的上层绝缘膜(16) 上之上层配线。 14.如申请专利范围第13项之半导体装置,其中在前 述底板(1)下设置着由与前述上层绝缘膜(16)相同材 料所成之下层绝缘膜(23、24)。 15.如申请专利范围第13项之半导体装置,其中具有: 覆盖除了前述上层配线(19)之接续垫部以外的部分 之最上层绝缘膜(20);以及设置在前述底板(1)之最 下面,且由与前述最上层绝缘膜(20)相同材料所成 之最下层绝缘膜(24)。 16.如申请专利范围第15项之半导体装置,其中前述 最上层绝缘膜(20)及前述最下层绝缘膜(24)系由抗 焊剂所成。 17.如申请专利范围第15项之半导体装置,其中前述 上层配线(19)的接续垫部上设置有锡球(22)。 18.如申请专利范围第1项之半导体装置,其中至少 在前述硬质薄片(15)上面,由扁平图案所成的接地 层(51)及电源层(52)之任一方系与前述配线(19)接续 而设置。 19.如申请专利范围第18项之半导体装置,其中前述 扁平图案为接地层(51),而利用该接地层(51)和前述 上层配线(19)而构成了微带线构造。 20.如申请专利范围第1项之半导体装置,其中在前 述底板(1)之至少一方的面上设置着由扁平图案所 成之放热层(57、58)。 21.一种半导体装置之制造方法,其特征为具有:在 底板(1)上将各自具有半导体基板(4)及设置于该半 导体基板(4)上之复数个外部接续用电极(5、12)之 复数个半导体构成体(2)相互间隔配置,前述半导体 构成体(2)之周围的前述底板(1)上形成由包含半硬 化树脂或液状树脂的材料所成之绝缘层形成用层( 14a、14b),而在前述绝缘层形成用层(14a、14b)上,配 置有在与前述各半导体构成体(2)对应的部分具有 开口部(35)之硬质薄片(15), 利用加热加压以使前述绝缘层形成用层(14a、14b) 中的半硬化树脂或液状树脂硬化而在前述各半导 体构成体(2)之周围的前述底板(1)上形成绝缘层(14) ,同时在前述绝缘层(14)的上面埋入前述硬质薄片( 15)、以形成与前述各半导体构成体(2)的外部接续 用电极(5、12)接续之配线(19),再将前述半导体构成 体(2)间之前述硬质薄片(15)、前述绝缘层(14)及前 述底板(1)予以切断而获得复数个半导体装置。 22.如申请专利范围第21项之半导体装置的制造方 法,其中前述绝缘层形成用层(14a、14b)为在与前述 各半导体构成体(2)对应的部分具有开口部(35),且 为由至少包含半硬化树脂的材料所成之绝缘层形 成用薄片(14a、14b)所构成。 23.如申请专利范围第22项之半导体装置的制造方 法,其中包含:前述绝缘层形成用薄片(14a、14b)系由 偶数片之绝缘层形成用薄片(14a、14b)所成,将此等 之绝缘层形成用薄片(14a、14b)叠层,同时在此等之 绝缘层形成用薄片(14a、14b)间设置着由与前述硬 质薄片(15)相同材料所成之其他硬片(43)的工程。 24.如申请专利范围第21项之半导体装置的制造方 法,其中前述绝缘层形成用层(14a、14b)系由涂布在 前述半导体构成体(2)之周围的前述底板(1)上之包 含有液状的热硬化性树脂之材料所成。 25.如申请专利范围第21项之半导体装置的制造方 法,其中前述绝缘层形成用层(14a、14b)系由一体形 成在前述硬质薄片(15)上面之至少包含半硬化树脂 的材料所成。 26.如申请专利范围第21项之半导体装置的制造方 法,其中前述硬质薄片(15)系由与前述底板(1)相同 材料所成。 27.如申请专利范围第21项之半导体装置的制造方 法,其中前述硬质薄片(15)之厚度为与前述底板(1) 的厚度相同。 28.如申请专利范围第21项之半导体装置的制造方 法,其中前述底板(1)及前述硬质薄片(15)系由至少 包含热硬化性树脂的材料所成。 29.如申请专利范围第21项之半导体装置的制造方 法,其中前述底板(1)及前述硬质薄片(15)系具有由 无机材料所构成的基材。 30.如申请专利范围第21项之半导体装置的制造方 法,其中前述硬质薄片(15)系由与前述绝缘层相同 材料所成。 31.如申请专利范围第21项之半导体装置的制造方 法,其中前述硬质薄片(15)系由热膨胀系数为与前 述底板的热膨胀系数实质上相同的材料所成。 32.如申请专利范围第21项之半导体装置的制造方 法,其中前述底板(1)或前述硬质薄片(15)之一方系 由金属薄片(1a、15a)所成,而另一方系由至少包含 热硬化性树脂的材料所成。 33.如申请专利范围第32项之半导体装置的制造方 法,其中前述金属薄片(1a、15a)系由铜或不锈钢所 成。 34.如申请专利范围第21项之半导体装置的制造方 法,其中前述配线(19)系上层配线,于前述半导体构 成体(2)、前述绝缘层(14)及前述硬质薄片(15)上形 成上层绝缘膜(16),而在前述上层绝缘膜(16)上形成 前述上层配线(19)。 35.如申请专利范围第34项之半导体装置的制造方 法,其中前述上层绝缘膜(16)系最初由至少包含半 硬化树脂的材料所成,而利用加热加压以使该半硬 化树脂硬化而形成。 36.如申请专利范围第35项之半导体装置的制造方 法,其中将前述绝缘层(14)及前述上层绝缘膜(16)同 时加热加压而形成。 37.如申请专利范围第35项之半导体装置的制造方 法,其中在前述上层绝缘膜(16)之利用加热加压而 形成的同时,在前述底板(1)的下面形成由与前述上 层绝缘膜(16)相同材料所成的下层绝缘膜(23、24)。 38.如申请专利范围第37项之半导体装置的制造方 法,其中将前述绝缘层(14)、前述上层绝缘膜(16)及 前述下层绝缘膜(23、24)同时地加热加压而形成。 39.如申请专利范围第34项之半导体装置的制造方 法,其中具有形成将除了前述上层配线(19)的接续 垫部以外的部分予以覆盖之最上层绝缘膜(20),同 时在前述底板(1)的最下面形成由与前述最上层绝 缘膜(20)相同材料所成之最下层绝缘膜(24)的工程 。 40.如申请专利范围第39项之半导体装置的制造方 法,其中利用抗焊剂而同时地形成前述最上层绝缘 膜(20)及前述最下层绝缘膜(24)。 41.如申请专利范围第39项之半导体装置的制造方 法,其中具有在前述上层配线(19)之接续垫部上形 成锡球(22)之工程。 图式简单说明: 【第1图】本发明之作为第1实施形态之半导体装 置的断面图。 【第2图】为在第1图所示之半导体装置的制造方 法一例中最初所准备的断面图。 【第3图】接于第2图之后的工程之断面图。 【第4图)接于第3图之后的工程之断面图。 【第5图】接于第4图之后的工程之断面图。 【第6图】接于第5图之后的工程之断面图。 【第7图】接于第6图之后的工程之断面图。 【第8图】接于第7图之后的工程之断面图。 【第9图】接于第8图之后的工程之断面图。 【第10图】接于第9图之后的工程之断面图。 【第11图】接于第10图之后的工程之断面图。 【第12图】接于第11图之后的工程之断面图。 【第13图】接于第12图之后的工程之断面图。 【第14图】接于第13图之后的工程之断面图。 【第15图】接于第14图之后的工程之断面图。 【第16图】接于第15图之后的工程之断面图。 【第17图】接于第16图之后的工程之断面图。 【第18图】显示用以说明本发明之第2实施形态的 指定工程之断面图。 【第19图】显示用以说明本发明之第3实施形态的 指定工程之断面图。 【第20图】显示用以说明本发明之第4实施形态的 指定工程之断面图。 【第21图】接于第20图之后的工程之断面图。 【第22图】显示用以说明本发明之第5实施形态的 指定工程之断面图。 【第23图】显示用以说明本发明之第6实施形态的 指定工程之断面图。 【第24图】本发明之作为第7实施形态之半导体装 置的断面图。 【第25图】本发明之作为第8实施形态之半导体装 置的断面图。 【第26图】本发明之作为第9实施形态之半导体装 置的断面图。 【第27图】本发明之作为第10实施形态之半导体装 置的断面图。 【第28图】本发明之作为第11实施形态之半导体装 置的断面图。 【第29图】本发明之作为第12实施形态之半导体装 置的断面图。 【第30图】本发明之作为第13实施形态之半导体装 置的断面图。 |
