| 主权项 |
1.一种晶圆级晶粒尺寸封装之方法,其步骤包括: (a)提供一具有积体电路图样之晶圆,其中该晶圆之 一第一表面具有复数个接垫; (b)形成一第一绝缘层于该晶圆之第一表面上; (c)形成复数个第一导电孔贯穿该第一绝缘层,且部 分之该些第一导电孔与该接垫相连; (d)形成一导电图样层于该第一绝缘层表面上,并与 该第一导电孔电性相连; (e)形成复数个贯穿孔贯穿该晶圆,使另一部分之该 些第一导电孔与该晶圆相接触之一端暴露于外; (f)填充一第二绝缘层于该些贯穿孔中;以及 (g)形成复数个第二导电孔于该贯穿孔内之该第二 绝缘层中,使该第二导电孔系与该第一导电孔电性 相连。 2.如申请专利范围第1项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(a)之后更包含一步骤(a')接 合至少一具有至少一接垫之第一晶粒于该晶圆之 第一表面上,该接垫系位于相对于接合该晶圆之另 一表面。 3.如申请专利范围第1项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(b)中形成该第一绝缘层之方 法为压合或涂布。 4.如申请专利范围第1项所述之晶圆级晶粒尺寸封 装之方法,其中形成该些第一导电孔与第二导电孔 之方法为先利用雷射或微影制程形成孔洞,再以电 镀、无电镀、或以上方法之组合方式填充导电材 料于孔洞中。 5.如申请专利范围第1项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(d)之后更包含一步骤(d')形 成一具图样之第三绝缘层于该导电图样层上,以保 护该导电图样层。 6.如申请专利范围第5项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(d')之后更包含一步骤(d'')形 成复数个焊接球或针状插脚于该第三绝缘层间,使 该些焊接球或针状插脚与该导电图样层电性相连 。 7.如申请专利范围第6项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(g)之后更包含一步骤(h)切割 该晶圆,以形成复数个晶粒尺寸封装结构。 8.如申请专利范围第5项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(d')之后更包含一步骤(d''') 接合至少一具有至少一接垫之第二晶粒于该第三 绝缘层上。 9.如申请专利范围第8项所述之晶圆级晶粒尺寸封 装之方法,其中该第二晶粒之该接垫系位于相对于 接合该第三绝缘层之另一表面。 10.如申请专利范围第1项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(e)中形成该些贯穿孔之方法 为湿蚀刻或乾蚀刻。 11.如申请专利范围第1项所述之晶圆级晶粒尺寸封 装之方法,其中该第二绝缘层之厚度大于该晶圆之 厚度以保护该晶圆。 12.如申请专利范围第1项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(g)中形成该第二导电孔之方 法,系先利用雷射钻孔形成孔洞,再金属化该孔洞 之内部表面。 13.如申请专利范围第1项所述之晶圆级晶粒尺寸封 装之方法,其中于步骤(g)之后更包含一步骤(g')焊 接复数个焊接球或针状插脚于该第二导电孔上。 14.如申请专利范围第13项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(g')之后更包含一步骤(h) 切割该晶圆,以形成复数个晶粒尺寸封装结构。 15.一种晶圆级晶粒尺寸封装之方法,其步骤包括: (a)提供一具有一第一表面之裸晶圆; (b)接合至少一具有接垫之第一晶粒于该晶圆之第 一表面上; (c)形成一第一绝缘层于该晶圆之第一表面上; (d)形成复数个第一导电孔贯穿该第一绝缘层,且部 分之该些第一导电孔与该第一晶粒之该接垫电性 相连; (e)形成一导电图样层于该第一绝缘层表面上,并与 该第一导电孔电性相连; (f)形成复数个贯穿孔贯穿该晶圆,使另一部分之该 些第一导电孔与该晶圆相接触之一端暴露于外; (g)填充一第二绝缘层于该些贯穿孔中;以及 (h)形成复数个第二导电孔于该贯穿孔内之该第二 绝缘层中,使该第二导电孔系与该第一导电孔电性 相连。 16.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中该些第一晶粒系以非导电黏着剂 或导电性黏着剂接合于该晶圆之第一表面上,该接 垫系置于相对于接合该晶圆之另一表面。 17.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,于步骤(a)之后更包含一步骤(a')依序 形成一绝缘层与一第二导电图样层于该晶圆之第 一表面上,并于步骤(b)中该第一晶粒之接垫系朝向 该晶圆之第一表面接合,该第二导电图样层并与该 第一晶粒之接垫电性相连。 18.如申请专利范围第17项所述之晶圆级晶粒尺寸 封装之方法,其中接合该第一晶粒于该透明基材之 方式为利用一异方性导电胶或非导电胶黏合。 19.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(c)中形成该第一绝缘层之 方法为压合或涂布。 20.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中形成该些第一导电孔与第二导电 孔之方法为先利用雷射或微影制程形成孔洞,再以 电镀、无电镀、或以上方法之组合方式填充导电 材料于孔洞中。 21.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(e)之后更包含一步骤(e') 形成一具图样之第三绝缘层于该导电图样层上,以 保护该导电图样层。 22.如申请专利范围第21项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(e')之后更包含一步骤(e'') 形成复数个焊接球或针状插脚于该第三绝缘层间, 使该些焊接球或针状插脚与该导电图样层电性相 连。 23.如申请专利范围第22项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(h)之后更包含一步骤(i)切 割该晶圆,以形成复数个晶粒尺寸封装结构。 24.如申请专利范围第21项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(e')之后更包含一步骤(e''' )接合至少一具有至少一接垫之第二晶粒于该第三 绝缘层上。 25.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(f)中形成该些贯穿孔之方 法为湿蚀刻或乾蚀刻。 26.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中该第二绝缘层之厚度大于该晶圆 之厚度以保护该晶圆。 27.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中该第二绝缘层之材料系为环氧树 脂。 28.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(h)中形成该第二导电孔之 方法,系先利用雷射钻孔形成孔洞,再金属化该孔 洞之内部表面。 29.如申请专利范围第15项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(h)之后更包含一步骤(h') 焊接复数个焊接球或针状插脚于该第二导电孔。 30.如申请专利范围第29项所述之晶圆级晶粒尺寸 封装之方法,其中于步骤(h')之后更包含一步骤(i) 切割该晶圆,以形成复数个晶粒尺寸封装结构。 31.一种晶圆级晶粒尺寸封装之结构,包括: 一有一第一表面之晶圆,其中该第一表面形成有一 积体电路图样与复数个接垫,且该晶圆并有复数个 贯穿孔贯穿该晶圆,该些贯穿孔内填充一第二绝缘 层,该些第二绝缘层内并有至少一个第二导电孔贯 穿该第二绝缘层; 复数个具有至少一接垫之第一晶粒,承载于该晶圆 之第一表面上,且该接垫系位于相对于接合该晶圆 之另一表面; 一形成于该晶圆之第一表面上之第一绝缘层,且具 有复数个第一导电孔贯穿该第一绝缘层,该第一绝 缘层并覆盖于该第一晶粒与该晶圆之积体电路图 样上;以及 一导电图样层,形成于该第一绝缘层相对于该晶圆 之另一表面上,并与该第一导电孔电性相连; 其中该些第一导电孔部分与该晶圆之该些接垫相 连、部分与该第一晶粒之该接垫相连、部分与该 贯穿孔内之该第二导电孔相连。 32.如申请专利范围第31项所述之晶圆级晶粒尺寸 封装之结构,其更包含一具图样之第三绝缘层于该 导电图样层相对于该第一绝缘层之另一表面上,使 该第三绝缘层保护该导电图样层。 33.如申请专利范围第32项所述之晶圆级晶粒尺寸 封装之结构,其更包含复数个焊接球或针状插脚形 成于该第三绝缘层间,使该些焊接球或针状插脚与 该导电图样层电性相连。 34.如申请专利范围第32项所述之晶圆级晶粒尺寸 封装之结构,其更包含复数个具有至少一接垫之第 二晶粒承载于该第三绝缘层上。 35.如申请专利范围第34项所述之晶圆级晶粒尺寸 封装之结构,其中该第二晶粒之该接垫系位于相对 于接合该第三绝缘层之另一表面。 36.如申请专利范围第31项所述之晶圆级晶粒尺寸 封装之结构,其中该第二绝缘层之厚度大于该晶圆 之厚度以保护该晶圆。 37.如申请专利范围第31项所述之晶圆级晶粒尺寸 封装之结构,其更包含复数个焊接球或针状插脚焊 接于该第二导电孔上。 图式简单说明: 图1A~1G系本发明晶圆级晶粒尺寸封装之方法一较 佳实施例之流程图。 图2系依据图1A~1G之晶圆级晶粒尺寸封装之方法所 制作之晶粒尺寸封装结构一较佳实施例之堆叠示 意图。 图3系利用本发明之晶圆级晶粒尺寸封装方法一较 佳实施例之示意图。 图4系利用本发明之晶圆级晶粒尺寸封装方法另一 较佳实施例之示意图。 |
