| 主权项 |
1.一种多晶片半导体封装件,包括: 一基板,具有一上表面及一相对之下表面; 至少一第一晶片,具有一作用表面及一非作用表面 ,使该第一晶片之作用表面藉多数焊锡凸块接置并 电性连接至该基板之上表面; 一前置封装结构,包括一导线架、至少一接置并电 性连接至该导线架之第二晶片、及一用以包覆该 第二晶片与部分导线架之第一封装胶体,使该导线 架之外导脚露出该第一封装胶体外而接置于该基 板之上表面,其中该第一封装胶体、露出之外导脚 及基板形成一空间而使该第一晶片容置其中,且该 第一晶片之非作用表面与该第一封装胶体之间存 有一间隙;以及 一第二封装胶体,形成于该基板之上表面,用以包 覆该第一晶片、焊锡凸块及前置封装结构。 2.如申请专利范围第1项之多晶片半导体封装件,复 包括多数焊球,植设于该基板之下表面。 3.如申请专利范围第1项之多晶片半导体封装件,其 中该第二晶片系藉多数焊线电性连接至该导线架 。 4.如申请专利范围第3项之多晶片半导体封装件,其 中该导线架包括一晶片座及多数导脚,各该导脚由 内导脚及外导脚构成,使该第二晶片接置于该晶片 座之上表面并电性连接至该内导脚,且该内导脚为 该第一封装胶体所包覆。 5.如申请专利范围第4项之多晶片半导体封装件,其 中该晶片座为该第一封装胶体所包覆。 6.如申请专利范围第5项之多晶片半导体封装件,其 中该第二封装胶体填充于该第一晶片与第一封装 胶体间之间隙中。 7.如申请专利范围第4项之多晶片半导体封装件,其 中该晶片座之下表面外露出该第一封装胶体而邻 接该第一晶片与第一封装胶体间之间隙。 8.如申请专利范围第7项之多晶片半导体封装件,其 中该第一晶片与第一封装胶体间之间隙敷设有一 导热胶。 9.如申请专利范围第1项之多晶片半导体封装件,其 中该第一封装胶体与第二封装胶体由相同之树脂 材料制成。 10.如申请专利范围第1项之多晶片半导体封装件, 其中该第一封装胶体与第二封装胶体由不同之树 脂材料制成。 11.一种多晶片半导体封装件之制法,包括下列步骤 : 提供一基板,该基板具有一上表面及一相对之下表 面; 提供至少一第一晶片,该第一晶片具有一作用表面 及一非作用表面,并藉多数焊锡凸块接置及电性连 接该第一晶片之作用表面至该基板之上表面; 接置一前置封装结构于该基板之上表面,该前置封 装结构包括一导线架、至少一接置并电性连接至 该导线架之第二晶片、及一用以包覆该第二晶片 与部分导线架之第一封装胶体,使该导线架之外导 脚露出该第一封装胶体外而接置于该基板之上表 面,并使该第一封装胶体、露出之外导脚及基板形 成一空间而令该第一晶片容置其中,且该第一晶片 之非作用表面与该第一封装胶体之间存有一间隙; 以及 形成一第二封装胶体于该基板之上表面,使该第二 封装胶体包覆该第一晶片、焊锡凸块及前置封装 结构。 12.如申请专利范围第11项之制法,复包括植设多数 焊球于该基板之下表面。 13.如申请专利范围第11项之制法,其中该前置封装 结构系以表面黏着技术(Surface Mount Technology)接置 于该基板之上表面。 14.如申请专利范围第11项之制法,其中该第二晶片 系藉多数焊线电性连接至该导线架。 15.如申请专利范围第14项之制法,其中该导线架包 括一晶片座及多数导脚,各该导脚由内导脚及外导 脚构成,使该第二晶片接置于该晶片座之上表面并 电性连接至该内导脚,且该内导脚为该第一封装胶 体所包覆。 16.如申请专利范围第15项之制法,其中该晶片座为 该第一封装胶体所包覆。 17.如申请专利范围第16项之制法,其中该第二封装 胶体填充于该第一晶片与第一封装胶体间之间隙 中。 18.如申请专利范围第15项之制法,其中该晶片座之 下表面外露出该第一封装胶体而邻接该第一晶片 与第一封装胶体间之间隙。 19.如申请专利范围第18项之制法,其中该第一晶片 与第一封装胶体间之间隙敷设有一导热胶。 20.如申请专利范围第11项之制法,其中该第一封装 胶体与第二封装胶体由相同之树脂材料制成。 21.如申请专利范围第11项之制法,其中该第一封装 胶体与第二封装胶体由不同之树脂材料制成。 22.一种多晶片半导体封装件之制法,包括下列步骤 : 提供一基板片,该基板片包括多数基板并具有一上 表面及一相对之下表面;; 接置至少一第一晶片于各该基板之上表面,该第一 晶片具有一作用表面及一非作用表面,并藉多数焊 锡凸块电性连接该第一晶片之作用表面至各该基 板之上表面; 接置一前置封装结构于各该基板之上表面,该前置 封装结构包括一导线架、至少一接置并电性连接 至该导线架之第二晶片、及一用以包覆该第二晶 片与部分导线架之第一封装胶体,使该导线架之外 导脚露出该第一封装胶体外而接置于该基板之上 表面,并使该第一封装胶体、露出之外导脚及基板 形成一空间而令该第一晶片容置其中,且该第一晶 片之非作用表面与该第一封装胶体之间存有一间 隙; 形成一第二封装胶体于该基板片之上表面,使该第 二封装胶体包覆所有该第一晶片、焊锡凸块及前 置封装结构; 植设多数焊球于该基板片之下表面;以及 进行一切单作业,以切割该第二封装胶体及基板片 ,使各该基板分离而形成多数个别之半导体封装件 。 23.如申请专利范围第22项之制法,其中该前置封装 结构系以表面黏着技术接置于各该基板上。 24.如申请专利范围第22项之制法,其中该第二晶片 系藉多数焊线电性连接至该导线架。 25.如申请专利范围第24项之制法,其中该导线架包 括一晶片座及多数导脚,各该导脚由内导脚及外导 脚构成,使该第二晶片接置于该晶片座之上表面并 电性连接至该内导脚,且该内导脚为该第一封装胶 体所包覆。 26.如申请专利范围第25项之制法,其中该晶片座为 该第一封装胶体所包覆。 27.如申请专利范围第26项之制法,其中该第二封装 胶体填充于所有该第一晶片与第一封装胶体间之 间隙中。 28.如申请专利范围第25项之制法,其中该晶片座之 下表面外露出该第一封装胶体而邻接该第一晶片 与第一封装胶体间之间隙。 29.如申请专利范围第28项之制法,其中该第一晶片 与第一封装胶体间之间隙敷设有一导热胶。 30.如申请专利范围第22项之制法,其中该第一封装 胶体与第二封装胶体由相同之树脂材料制成。 31.如申请专利范围第22项之制法,其中该第一封装 胶体与第二封装胶体由不同之树脂材料制成。 图式简单说明: 第1图系本发明第一实施例之多晶片半导体封装件 的剖视图; 第2A至2E图系第1图之半导体封装件的一组制程步 骤示意图; 第3A至3F图系第1图之半导体封装件的另一组制程 步骤示意图; 第4图系本发明第二实施例之多晶片半导体封装件 的剖视图; 第5图系一习知多晶片半导体封装件的剖视图;以 及 第6图系另一习知多晶片半导体封装件的剖视图。 |
