| 主权项 |
1.一种使用者设备(UE)单元,其可引导一起始胞元检 索,并可在一通讯网路中与一基地台建立通讯连结 ,该UE系包含: 一第一模组,用以提供一通信讯号之一第一处理以 及在该通信讯号中产生与一初级同步码连结的一 索引値; 一第二模组,用以接收该索引値与取自该第一模组 的一峰値样本,以及撷取一码组数、槽偏移量与第 二同步码; 一第三模组,用以撷取一初级扰频码,以因应该码 组数与该槽偏移量;以及 一控制器,系耦合至该第一模组、第二模组与第三 模组,并控制该UE之一检索频率之调整,以撷取在该 通讯讯号中的该初级扰频码。 2.如申请专利范围第1项所述之使用者设备(UE)单元 ,更包含一频率合成器,以因应该控制器而调整与 保留该检索频率,该合成器系包含一适应频率电路 ,以藉由结合复数个偏移量频率其中之一与复数个 基础频率其中之一而产生该检索频率,该适应频率 电路系包含: 一频率步骤表,其包含该复数个偏移量频率; 一频率配置表,其包含该复数个基础频率;以及 一震荡器,因应该适应频率电路,以保持该UE于该检 索频率。 3.如申请专利范围第1项所述之使用者设备(UE)单元 ,其中该控制器系藉由摘取复数个偏移量频率其中 之一与复数个检索频率其中之一、结合该复数个 偏移量频率之一与该复数个检索频率之一以产生 该检索频率、保留该检索频率、与设定该偏移量 频率以因应该码决定来调整该检索频率。 4.如申请专利范围第1项所述之使用者设备(UE)单元 ,更包含: 一第一缓冲器,用以储存拒绝的初级扰频码; 一第二缓冲器,用以储存拒绝的晶片偏移量载体; 一视窗排除电路,用以克服拒绝逻辑,以因应该不 适合之比较与PMLN之侦测;以及 一决定逻辑电路,以因应该视窗排除电路,以决定 该侦测之扰频码为正确。 5.如申请专利范围第4项所述之使用者设备(UE)单元 ,更包含一光罩产生器,系用以决定每一槽中之晶 片可6欧藉由该视窗排除电路所排除,以因应储存 于该第二缓冲器中之晶片偏移量。 图式简单说明: 第一图系根据本案之一较佳实施例,说明其所制造 之起始胞元检索系统。 第二图系说明该实体同步管道(PSCH)。 第三图系一方块图,其系根据本案之一较佳实施侧 ,说明步骤1模组。 第四图系一流程图,其系根据本案之一较佳实施例 ,说明步骤1模组。 第五图系一方块图,其系根据本案之一较佳实施例 ,说明步骤2模组。 第六图系说明快速阿玛达转换(FHT)结构。 第七图系根据本案之一较佳实施例,说明输入基础 结构。 第八图系根据本案之一较佳实施例,说明码组基础 结构。 第九图系根据本案之一较佳实施侧,说明关联基础 结构。 第十图A与第十图B系流程图,其系根据本案之一较 佳实施例,说明步骤2运算法。 第十一图系一方块图,其系根据本案之一较佳实施 侧,说明步骤3。 第十二图系一方块图,其系根据本案之一较佳实施 侧,说明步骤3关联器。 第十三图A与第十三图B系流程图,其系根据本案之 一较佳实施例,说明步骤3运算法。 第十四图A与第十四图B系流程图,其系说明本案之 一较佳实施例中之控制器胞元检索决定逻辑。 第十五图A与第十五图B系流程图,其系说明本案之 一较佳实施例中之控制器视窗排除逻辑。 |
