| 主权项 |
1.一种积体电路记忆元件的电荷储存结构之制造 方法,包括: 形成一底介电层,系藉由将一矽基材暴露于多数个 氧化自由基中,氧化该矽基材而形成,该些氧化自 由基包括原位形成夹带氢之自由基,其中该些氧化 自由基包括至少90%的同位素氘; 在一底层上形成一电荷捕捉结构,系于包括氢之一 反应气体存在状态下,形成包括氮氧化矽之一电荷 捕捉层,其中该反应气体所含之成分氢包括至少90% 的同位素氘;以及 在电荷捕捉层上形成一顶介电层,系藉由将该矽基 材暴露于该些氧化自由基而氧化形成之该些氧化 自由基,包括原位形成夹带氢之自由基,其中该氢 包括至少90%的同位素氘。 2.如申请专利范围第1项所述之积体电路记忆元件 的电荷储存结构之制造方法,该电荷捕捉结构包括 氮化矽,形成的该顶介电层包括使用一原位蒸气产 生法(ISSG)之氧化反应以形成之,其中该些氧化自由 基包括OD且D所指为氢之同位素氘。 3.如申请专利范围第1项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中形成该电荷捕捉 层的方法包括沈积氮氧化矽而形成之,且该反应气 体包括至少一矽烷与一矽烷衍生物。 4.如申请专利范围第1项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中该形成该电荷捕 捉层的方法包括沈积氮氧化矽而形成之,且该反应 气体包括至少一氨与一铵类化合物。 5.如申请专利范围第4项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中形成该顶介电层 包括将介电层暴露于含氮之该反应气体中。 6.如申请专利范围第1项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中形成该顶介电层 包括将该顶介电层暴露于含有至少一氨分子与带 有多数个氢原子的铵之该反应气体中,且该反应气 体基本上包括同位素氘。 7.如申请专利范围第1项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中该底介电层系形 成于一基底上,其材质包括矽,并且形成该底介电 层之方法包括于含有OD反应气体存在状态下进行 一原位蒸气产生氧化反应,该符号D系为氢的同位 素氘。 8.如申请专利范围第1项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中该电荷捕捉结构 具有相对于氧之一有效氮浓度使其成为记忆元件 之该电荷捕捉结构,以及该底介电层与该顶介电层 包括氮氧化矽且分别具有其相对于氧之氮浓度,此 氮浓度小于该有效氮浓度。 9.一种积体电路记忆元件的电荷储存结构之制造 方法,其步骤包括: 形成一底介电层,系藉由氧化一基底而形成; 在一底层上形成一电荷捕捉结构,系在包括氢之一 反应气体存在状态下,形成包括氮氧化矽的一电荷 捕捉层,其中该反应气体所含之成分氢包括至少90% 的同位素氘;以及 在该电荷捕捉层上形成一顶介电层,系藉由将该基 底暴露于具足够进行氧化反应温度之水中而形成 之,其中水分子所含的氢包括至少90%的同位素氘。 10.如申请专利范围第9项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中形成该电荷捕捉 结构包括沈积氮氧化矽而形成之,以及该反应气体 包括至少一矽烷与一矽烷衍生物。 11.如申请专利范围第9项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中形成该电荷捕捉 结构包括沈积氮氧化矽而形成之,以及该反应气体 包括至少一氨与一铵类化合物。 12.如申请专利范围第9项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中形成该顶介电层 包括将该顶介电层暴露于一含氮反应气体中。 13.如申请专利范围第9项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中形成该顶介电层 包括将该顶介电层暴露于该反应气体中,包括含有 至少一氨与一铵类化合物之反应气体,该铵类化合 物所含有之氢基本上系由同位素氘所组成。 14.如申请专利范围第9项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中形成该底介电层 于该基底上的方法包括藉由将该基底暴露于具有 效氧化温度之水中而氧化矽之步骤,其中前述水所 带有之氢原子包括至少90%的同位素氘。 15.如申请专利范围第9项所述之积体电路记忆元件 的电荷储存结构之制造方法,其中该电荷捕捉结构 具有相对于氧之一有效氮浓度使得成为记忆元件 之电荷捕捉结构,以及该底介电层与该顶介电层包 括氮氧化矽且分别具有相对于氧之氮浓度,此氮浓 度小于该有效氮浓度。 16.一种记忆体元件,包括 一基底; 一端点,系配置于该基底中且具有一第一导电型态 ; 一区域,系配置于该基底中且邻近于该端点,并具 有一第二导电型态,其系; 一氮氧化物底介电层,配置于底介电层及带有氢捕 捉区之部分区域上,其中该氢捕捉区包括至少90%的 同位素氘; 一电荷捕捉结构,配置于底介电层、带有氢捕捉区 之氮氧化物电荷捕捉层上,其中该氢捕捉区包括至 少90%的同位素氘; 一顶介电层,配置于电荷捕捉层、带有氢捕捉区之 氮氧化物底介电层上,其中该氢捕捉区包括至少90% 的同位素氘;以及 一闸极端点,配置于顶介电层上。 17.如申请专利范围第16项所述之记忆体元件,其中 该电荷捕捉结构具有一相对于氧之有效氮浓度而 形成该电荷捕捉结构,以及该底介电层与该顶介电 层各自具有相对于该有效氮浓度较低之氮浓度。 图式简单说明: 图1绘示为习知具有氢捕捉区记忆体装置之简单构 造剖面图。 图2绘示为包含有氮氧化矽层与含有同位素氘氢之 捕捉区堆叠结构之记忆体装置剖面图。 图3绘示为制造如图2记忆体装置之代表步骤流程 图。 图4绘示为制造如图2记忆体装置之另一代表步骤 流程图。 |
