| 主权项 |
1.一种用于测试经过电路总成连接器之电气路径 的连续性之装置,包括: 一封装体,其包括用于该电路总成之不完整或无任 务电路; 在该封装体上之多个接点,用于与该连接器之多个 接点配接; 与该封装体整合之一测试感测器埠; 与该封装体整合之第一种多个被动电路元件,其中 该等被动电路元件中之一些元件系并联耦接于该 封装体上该等多个触点之其中一些接点与该测试 感测器埠之间;以及 与该封装体整合之第二种多个被动电路元件,其耦 接该封装体上该等多个接点之其中一些接点之间 。 2.如申请专利范围第1项之装置,其中该等第二种多 个被动电路元件中之各元件系组配来将该连接器 之一电源或接地接点耦接至该连接器之一信号接 点。 3.如申请专利范围第1项之装置,其中该等第二种多 个被动电路元件之其中一些元件系组配来将该连 接器之各电源或接地接点耦接至该连接器之一信 号接点。 4.如申请专利范围第1项之装置,其中该等第二种多 个被动电路元件之其中一些元件系组配来将该连 接器之各电源或接地接点耦接至该连接器之一不 同信号接点。 5.如申请专利范围第1项之装置,其中该等第二种多 个被动电路元件中之一第一元件系组配来将该连 接器之两个或更多电气耦接接点中之一第一接点, 耦接至该连接器之一第一信号接点。 6.如申请专利范围第5项之装置,其中该等第二种多 个被动电路元件中之一第二元件系组配来将该连 接器之该等两个或更多电气耦接接点中之一第二 接点,耦接至该连接器之一第二信号接点。 7.如申请专利范围第1项之装置,其中:由该等第一 种多个被动电路元件之其中一些元件组成之一第 一组元件,系透过由该等第二种多个被动电路元件 之其中一些元件组成之一第二组元件,而耦接至该 封装体之一接点;以及该第一组元件中之各元件具 有一不同値。 8.如申请专利范围第7项之装置,其中该第二组元件 中之各元件具有一不同値。 9.如申请专利范围第1项之装置,其中各被动电路元 件是一电容器。 10.如申请专利范围第9项之装置,其中该等第二种 多个被动电路元件之値大于该等第一种多个被动 电路元件之値。 11.如申请专利范围第9项之装置,其中该等第二种 多个被动电路元件之値比该等第一种多个被动电 路元件之値更大一个数量级。 12.如申请专利范围第1项之装置,其中该等第一种 多个被动电路元件中之各元件是一电容器,以及其 中该等电容器之値实质上匹配。 13.如申请专利范围第1项之装置,其中该连接器为 一插座,以及其中该封装体被组构来配接该插座。 14.一种用于测试经由连接器之电气路径的连续性 之方法,包含有下列步骤: 经由第一种多个被动电路元件耦接该连接器之多 对接点; 经由第二种多个被动电路元件将该等接点耦接至 一测试感测器埠,该等第二种多个被动电路元件中 之一些元件系并联耦接至该测试感测器埠; 激励该连接器之一或更多个节点; 经由该测试感测器埠测量一电气特征;以及 将所测量之该电气特征与至少一临界値比较,以评 估经过该连接器之至少两个电气路径之连续性。 15.如申请专利范围第14项之方法,其中耦接该连接 器之多对接点的步骤包含:使用该等第一种多个被 动电路元件中之一些元件,来将该连接器之电源与 接地接点耦接至该连接器之信号接点。 16.如申请专利范围第14项之方法,其中耦接该连接 器之多对接点的步骤包含:使用该等第一种多个被 动电路元件中之一些元件,来将该连接器之各电源 与接地接点耦接至该连接器之一不同信号接点。 17.如申请专利范围第14项之方法,其中耦接该连接 器之多对接点的步骤包含:使用该等第一种多个被 动电路元件中之一第一元件,来将该连接器之两个 或更多个电气耦接接点中之一第一接点耦接至该 连接器之一第一信号接点。 18.如申请专利范围第17项之方法,其中耦接该连接 器之多对接点的步骤包含:使用该等第一种多个被 动电路元件中之一第二元件,来将该连接器之该等 两个或更多个电气耦接接点中之一第二接点耦接 至该连接器之一第二信号接点。 19.如申请专利范围第14项之方法,其中耦接该连接 器之多对接点的步骤包含:使用该等第一种多个被 动电路元件中各具有不同値之一些元件,来将该连 接器之接点之一子集合耦接至该连接器之另一接 点。 20.如申请专利范围第19项之方法,其中将该接点子 集合中之一接点耦接至该测试感测器埠之各该第 二种多个被动电路元件,系具有一不同値。 21.如申请专利范围第14项之方法,其中该等被动电 路元件为电容器。 22.一种用于测试经过电路总成之电气路径的连续 性之方法,包含有下列步骤: 将一便于测试之电路封装体配接到该电路总成之 一连接器,该电路封装体包括用于配接至该连接器 之多个接点的多个接点;该电路封装体包含用于该 电路总成之不完整或无任务电路,但亦包括第一与 第二种多个被动电路元件;其中该等第一种多个被 动电路元中之一些元件并联耦接于该封装体上该 等多个接点中之一些接点与一测试感测器埠之间, 以及其中该等第二种多个被动电路元件系耦接于 该电路封装体之该等多个接点中之一些接点之间; 激励该电路总成之一或多个节点; 测量该电路封装体之一电气特征;以及 将所测量之该电气特征与至少一临界値比较,以评 估经过该电路总成之至少两个电气路径之连续性 。 23.如申请专利范围第22项之方法,其中该所测量之 电气特征为电容。 24.如申请专利范围第22项之方法,其中该电气特征 系经由一电容性引线框总成来测量。 图式简单说明: 第1与2图说明用于电容式线框测试之典型设备; 第3与4图说明包括各种形式连接器之电路组装; 第5图说明用于测试经由电路组装连接器电性通路 连续性之装置之第一典型实施例; 第6图说明将第5图之装置匹配至第3图之连接器,而 将电容式线框测试组装连接至此装置; 第7图说明在测试之一部份期间用于第6图装置之 等效电路; 第8图说明用于测试经由电路组装连接器电性通路 连续性之装置之第二典型实施例; 第9图说明在测试之一部份期间用于第8图装置之 等效电路; 第10图说明藉由刺激第8图装置之接触A而可诊断之 缺陷; 第11图说明用于测试经由电路组装连接器电性通 路连续性之装置之第三典型实施例;以及 第12图说明一种方法、用于测试经由连接器之电 性通路之连续性。 |
