发明名称 混Q进制、进位行数字工程方法的笔算工程技术方案
摘要 本发明涉及数字工程方法和笔算工程领域,提出一种新的数字工程方法,提高运算速度,而且大大降低笔算的出错率。本发明“混Q进制、进位行方法”包括:将参与加减运算的K个普通Q进制数的每一位数字都加上一个数符,对K个数同时进行混Q进制的求和。从最低位开始或各位同时“按位加”,和数记入下一运算层,作为“部分和”数;同时所得“混Q进位”,则存放到下一运算层或本运算层尚未运算过的,任一数据行相邻高位的空位或0位处。经过如此反复运算,直至运算层中,运算后仅获得一个数为止。则最后所得数,即为所求混Q进制加法和数。本发明同时提供了混Q进制、进位行笔算工程技术方案。
申请公布号 CN1740961A 申请公布日期 2006.03.01
申请号 CN200510098957.5 申请日期 2005.09.18
申请人 李志中 发明人 李志中;徐菊园
分类号 G06F7/49(2006.01);G06F15/76(2006.01) 主分类号 G06F7/49(2006.01)
代理机构 代理人
主权项 1.一种混Q进制、进位行数字工程方法的笔算工程技术方案,采用Q进制数,以Q进制运算;其特征在于,采用“混Q进制”数,以“混数进制、进位行方法”运算。
地址 321200浙江省武义县东升东路南七巷11号