异步数据时钟域转换的系统

摘要

本发明涉及芯片的接口技术，公开了一种异步数据时钟域转换的系统，使得可以根据硬件时钟的实际情况，在容忍时钟抖动的情况下最大限度的满足输入、输出数据的延时固定，同时避免一次冲突引起读、写操作多次调整。这种异步数据时钟域转换的系统用参数控制读、写地址冲突范围，即提供一个RAM活动窗，并且提供一种读、写地址冲突后的延时保护机制，在读、写地址冲突后一段时间内不输出调整信号。

主权项

1.一种异步数据时钟域转换的系统，包含双口随机存取存储器模块，所述双口随机存取存储器模块用于存储数据并根据所述读写地址模块中的地址进行相应的存取操作；其特征在于，还包含：读写地址模块，冲突判断模块，保护电路模块和地址置位模块；所述读写地址模块用于存储并提供读、写地址；所述冲突判断模块用于在所述读写地址模块中的所述读、写地址冲突时将地址调整信号置为有效；所述保护电路模块用于从所述冲突判断模块接收所述地址调整信号并向所述地址置位模块输出，在输出有效的所述地址调整信号有效后的一段时间内，屏蔽所述地址调整信号；所述地址置位模块用于在接收到有效的所述地址调整信号时，调整所述读写地址模块中的读、写地址。