| 发明名称 | 形成低介电常数介电层的方法及导电内连线结构 | ||
| 摘要 | 一种形成低介电常数介电层的方法，包含形成绝缘层于底层之上，然后刻绝缘层以形成开口于其中。之后形成导电层于绝缘层之上并回填于该开口，且平坦化该导电层，以形成导电结构于其中。扩散导电层的铜离子进入该绝缘层用以降低其介电常数，其中上述导电层包含铜材质，上述绝缘层包含环状碳氢聚合物(aromatic hydrocarbon polymer)。 | ||
| 申请公布号 | CN1244144C | 申请公布日期 | 2006.03.01 |
| 申请号 | CN02105938.1 | 申请日期 | 2002.04.09 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 章勋明;余振华;梁孟松 |
| 分类号 | H01L21/768(2006.01);H01L21/3115(2006.01);H01L23/52(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 穆魁良 |
| 主权项 | 1、一种形成低介电常数介电层的方法，该方法包含：形成绝缘层于具有导电材质的底层之上；蚀刻该绝缘层以形成开口于其中；形成导电层于该绝缘层之上；平坦化该导电层，以形成导电结构于该开口之中；及扩散该导电层的铜离子进入该绝缘层用以降低其介电常数。 | ||
| 地址 | 台湾省新竹科学工业园区 | ||