限制指令宽度处理器中增加寄存器寻址空间的系统与方法

摘要

本发明揭露一种指令执行系统，其中在一些较佳实施例中，此系统是包含多个功能单元、多个区域多任务器、多个局部寄存器组以及一个总体寄存器组，它们彼此通信地耦合并用以容纳多发送处理器内的缩短指令字组。这些组件是被安排用以容许由指令对寄存器进行较大量的存取，由此与传统极长指令处理器相比，是容许字组长度的减少。

主权项

1.一种指令执行系统，其特征在于，包括：k个功能单元，k是一整数，每一个所述功能单元包含：一第一读取输入；一第二读取输入；及一写输出；k个2×1多任务器，每一个所述多任务器对应至所述功能单元其中之一，每一个所述多任务器包括：一控制线；一第一输入；一第二输入；及一输出，电性耦合至对应所述功能单元的所述第二读取输入；k个局部寄存器组，每一个所述局部寄存器组对应至所述多任务器其中之一，每一所述局部寄存器组更对应至所述k个功能单元其中之一，每一个所述局部寄存器组包含：n个寄存器，n是一整数，每一该n个寄存器是一m位寄存器，m是一整数；一第一局部读取端，电性耦合至对应功能单元的该第一读取输入；一第二局部读取端，电性耦合至对应2×1多任务器的该第一输入；及一局部写入端，电性耦合至对应功能单元的该写输出；总体寄存器组，包含：n个寄存器，每一该n个寄存器是一m位寄存器；一总体读取端，电性耦合至每一2×1多任务器的该第二输入；及一总体写入端；以及一k×1多任务器，包含：一控制线；k个输入，每一输入对应至该k个功能单元其中之一，每一输入是电性耦合至对应功能单元的该写输出；及一输出，电性耦合至该总体寄存器组的该总体写入端。