发明名称 增加制程裕度之辅助图案的设计方法
摘要 一种增加制程裕度之辅助图案的设计方法,用以在一深次微米之一半导体元件的制程中,对一光罩图案作校正而形成一光学近接校正图案。对于多根光罩图案,若是间隔宽度与线宽之比例大于2.0且线宽尺寸小于曝光波长,或是单根光罩图案之线宽尺寸小于曝光波长时,加上辅助图案。对于多根光罩图案,若是其间隔宽度与线宽之比例小于2.0,或是单根光罩图案之线宽尺寸大于曝光波长时,则不再加上辅助图案,以减少光罩制作及检查上的困难度。并同时以偏轴式照明来增加半导体之制程裕度。
申请公布号 TW396398 申请公布日期 2000.07.01
申请号 TW087109287 申请日期 1998.06.11
申请人 联华电子股份有限公司 发明人 林金隆;辜耀进
分类号 H01L21/027 主分类号 H01L21/027
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种增加制程裕度之辅助图案的设计方法,用以对一原始图案作校正而形成一光学校正图案,该原始图案至少包括复数个边,且该些边均各与复数个线宽之一相对应,其中该些线宽包括大于一曝光波长之复数个第一线宽与小于该曝光波长之复数个第二线宽,该设计方法包括:对与该些第一线宽对应之该些边加上辅助图案;以及对与该些第二线宽对应之该些边维持原状;其中,该原始图案系一单根光罩图案。2.如申请专利范围第1项所述之设计方法,系用以在一深次微米之一半导体元件的制程中完成该设计方法。3.如申请专利范围第2项所述之设计方法,其中该半导体元件之尺寸系在0.3m以下。4.如申请专利范围第1项所述之设计方法,更以偏轴式照明对该光学校正图案曝光。5.如申请专利范围第1项所述之设计方法,其中该光学校正图案系一光学近接校正图案。6.一种增加制程裕度之辅助图案的设计方法,用以对一原始图案作校正而形成一光学校正图案,其中该原始图案包括复数根光罩图案,该些根光罩间具有一间隔宽度,且该些根光罩图案具有一线宽,该线宽具有对应之一边,当该线宽小于一曝光波长时,该设计方法包括:当该间隔宽度与该线宽之比例大于2.0时,对与该线宽对应之该边加上辅助图案;以及当该间隔宽度与该线宽之比例小于2.0时,对该原始图案维持原状。7.如申请专利范围第6项所述之设计方法,系用以在一深次微米之一半导体元件的制程中完成该设计方法。8.如申请专利范围第7项所述之设计方法,其中该半导体元件之尺寸系在0.3m以下。9.如申请专利范围第6项所述之设计方法,更以偏轴式照明对该光学校正图案曝光。10.如申请专利范围第6项所述之设计方法,其中该光学校正图案系一光学近接校正图案。11.一种增加制程裕度之辅助图案的设计方法,用以在一深次微米之一半导体元件的制程中,对一原始图案作校正而形成一光学校正图案,该原始图案至少包括复数个边,且该些边均各与复数个线宽之一相对应,其中该些线宽包括大于一曝光波长之复数个第一线宽与小于该曝光波长之复数个第二线宽,该设计方法包括:对与该些第一线宽对应之该些边加上辅助图案;以及对与该些第二线宽对应之该些边维持原状;其中,该原始图案系一单根光罩图案。12.如申请专利范围第11项所述之设计方法,更以偏轴式照明对该光学校正图案曝光。13.如申请专利范围第11项所述之设计方法,其中该光学校正图案系一光学近接校正图案。14.一种增加制程裕度之辅助图案的设计方法,用以在一深次微米之一半导体元件的制程中,对一原始图案作校正而形成一光学校正图案,其中该原始图案包括复数根光罩图案,该些根光罩间具有一间隔宽度,且该些根光罩图案具有一线宽,该线宽具有对应之一边,当该线宽小于一曝光波长时,该设计方法包括:当该间隔宽度与该线宽之比例大于2.0时,对与该线宽对应之该边加上辅助图案;以及当该间隔宽度与该线宽之比例小于2.0时,对该原始图案维持原状。15.如申请专利范围第14项所述之设计方法,更以偏轴式照明对该光学校正图案曝光。16.如申请专利范围第14项所述之设计方法,其中该光学校正图案系一光学近接校正图案。图式简单说明:第一图绘示乃一原始光罩图案;第二图绘示乃第一图所示之转移图案;第三图绘示乃另一原始光罩图案;第四图绘示依照第三图所示之光学近接校正图案;第五图绘示乃一多根光罩图案(Dense Line)之设计方法;以及第六图绘示依照本发明一较佳实施例的一种光学近接校正图案之设计方法。
地址 新竹科学工业园区新竹巿力行二路三号