| 发明名称 | 半导体装置的制造方法 | ||
| 摘要 | 一种半导体装置的制造方法，其具有贯通电极，能够使工序简化，将制造成本抑制得极低，同时，谋求有效利用率的提高。在半导体衬底(10)的表面形成第一绝缘膜(11)，蚀刻其一部分，形成露出半导体衬底(10)的一部分的开口部(11a)。其次，形成从开口部(11a)内延伸到第一绝缘膜(11)上的焊盘电极(12)。在半导体衬底(10)的背面上形成第二绝缘膜(15)。然后，形成具有比开口部(11a)大的口径的通路孔(16)。形成从通路孔(16)内延伸到第二绝缘膜(15)上的第三绝缘膜(17)，蚀刻通路孔(16)底部的第三绝缘膜(17)，露出焊盘电极(12)。然后，在通路孔(16)内形成贯通电极(19)及配线层(20)。最后，将半导体衬底(10)切断分离成多个半导体芯片(10A)。 | ||
| 申请公布号 | CN1738002A | 申请公布日期 | 2006.02.22 |
| 申请号 | CN200510084836.5 | 申请日期 | 2005.07.18 |
| 申请人 | 三洋电机株式会社;罗姆股份有限公司;日本电气株式会社;株式会社瑞萨科技 | 发明人 | 梅本光雄;冈山芳央;谷田一真;寺尾博;根本义彦 |
| 分类号 | H01L21/28(2006.01) | 主分类号 | H01L21/28(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 李贵亮;杨梧 |
| 主权项 | 1、一种半导体装置的制造方法，其特征在于，包括：在半导体衬底表面形成第一绝缘膜的工序；蚀刻所述第一绝缘膜的一部分，形成使半导体衬底表面的一部分露出的开口部的工序；形成从所述开口部内延伸到所述第一绝缘膜上的焊盘电极的工序；在所述半导体衬底背面上形成第二绝缘膜的工序；形成具有比所述开口部大的口径，且贯通与所述开口部对应位置的所述第二绝缘膜及所述半导体衬底，露出所述焊盘电极的通路孔的工序；形成从所述通路孔内延伸到所述第二绝缘膜上的第三绝缘膜的工序；蚀刻所述通路孔底部的第三绝缘膜，露出所述焊盘电极的工序；在所述通路孔内形成与所述焊盘电极电连接的贯通电极的工序；将所述半导体衬底切断分离成多个半导体芯片的工序。 | ||
| 地址 | 日本大阪府 | ||