| 发明名称 | 对半导体器件进行并行测试的装置和方法 | ||
| 摘要 | 一种通过使用逻辑扫描链测试程序与存储器自检(BIST)并行地执行逻辑和内置存储器测试的技术。它是使用在存储器和逻辑分段之间的电压隔离以及在逻辑和存储器测试时钟之间的隔离的组合来完成的。引进了一种测试算法以在BIST操作期间启动或禁止扫描电路操作。 | ||
| 申请公布号 | CN1243376C | 申请公布日期 | 2006.02.22 |
| 申请号 | CN200310101774.5 | 申请日期 | 2003.10.23 |
| 申请人 | 国际商业机器公司 | 发明人 | W·R·科尔宾;B·R·凯斯勒;E·A·纳尔逊;T·E·奥布雷姆斯基;D·L·威特尔 |
| 分类号 | H01L21/66(2006.01);G01R31/28(2006.01) | 主分类号 | H01L21/66(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 于静;李峥 |
| 主权项 | 1、一种用于与BIST电路并行地对具有逻辑和存储器宏的半导体器件执行逻辑和存储器测试的装置，包括：电压隔离元件，用于逻辑和存储器电路；计时系统，包括用于逻辑和存储器电路的计时隔离元件；扫描链旁路隔离元件；启动或禁止所述BIST，以在读出逻辑扫描链结果时，执行所述存储器宏电路的测试。 | ||
| 地址 | 美国纽约 | ||