一种新型的8位RISC微控制器构架

摘要

本发明公开了一种新型的8位RISC微控制器构架，其特征在于，二级四段流水线结构包括：指令处理装置；数据读取装置；数据运算装置；数据写回装置和时钟发生器。技术效果是：可使其各项时钟不交叉耦合，保证能够产生稳定的时钟，各装置间相互依靠、相互备份，而对数据的预处理和处理，又可使得该结构对于抗干扰能力有很大的提高，从而实现高生产良率。

主权项

1、一种新型8位RISC微控制器构架，其结构包括：程序总线、数据总线、程序存储器、通过程序总线连接到程序存储器的指令译码器、数据随机存储器(RAM)、寄存器堆、通用算术逻辑单元(ALU)和地址总线等，这些部件是通过微码操作控制结构实现的；还包括一个二级四段流水线结构，由四相时钟驱动工作，每一段流水线在对应时钟相内完成功能，其特征在于，所述二级四段流水线结构包括：指令处理装置，用于完成指令译码、PC备份、双周期指令预处理、中断向量处理、端口变化预处理操作；数据读取装置，接收指令读取装置输出的寻址操作数和数据内容，并完成多个功能寄存器或数据寄存器读取，同时完成中断请求标志预处理操作；数据运算装置，接收指令处理装置输出的运算类型操作码、接收数据读取装置输出的数据内容，并完成算术逻辑运算装置(ALU)数据运算、端口变化终处理、空闲模式激活预处理操作，同时读取下一条指令；数据写回装置，将数据运算装置的运算结果按照指令处理装置的操作数寻址部分做写回操作，包括完成ALU数据写回、内部中断和堆栈处理同时完成及PC处理，PC处理包括PC加1、PC出栈、PC跳转；时钟发生器，用于为上述四个装置提供四相时钟信号，同时产生所述二级四段流水线结构所需的同步时钟信号。