| 主权项 |
1.一种复合多项式之乱数产生方法,系在一具有复数位移暂存器之乱数产生器内进行运算以输出一乱数,该方法包含下述步骤:(A)在该乱数产生器中建立一复合式查表电路,且该复合式查表电路内建有复数输入多项式之对照表;(B)输入一选择讯号以选取该对照表中对应数目之一输入多项式;及(C)配合步骤(B)所选取之该输入多项式,在该等位移暂存器中进行线性反馈位移暂存之运算。2.依据申请专利范围第1项所述之乱数产生方法,其中,步骤(A)中,该复合式查表电路具有复数查表单元,且各该查表单元系对应地连接一位移暂存器,而该等位移暂存器之数目为M,该等查表单元之数目为N,总位元之输出共为M*N位元,步骤(B)中,系从总位元M*N之输出中抽取出k位元作为选择讯号之来源。3.依据申请专利范围第1项所述之乱数产生方法,其中,步骤(B)中,该选择讯号之来源可为外接一符合AMBA AHB之Arbiter讯号。4.一种乱数产生器,包含:一选择单元,用以输出一选择讯号;一复合式查表电路,耦接该选择单元,且内建有一具有复数输入多项式之对照表;一位移暂存电路,具有复数位移暂存器,耦接该复合式查表电路;及一逻辑闸电路,耦接该等位移暂存器,在该逻辑闸电路中,是分别对各该位移暂存器之输出作逻辑运算,并将运算得到之一种子序列回授至各该位移暂存器;藉此,该复合式查表电路接收该选择单元输出之选择讯号,可动态地选取该对照表之一输入多项式,且该位移暂存电路可对应该所选取之该输入多项式分别对各该位移暂存器所输出之该种子序列作逻辑运算。5.依据申请专利范围第4项所述之乱数产生器,其中,该复合式查表电路具有复数查表单元,且各该查表单元系对应地连接一位移暂存器,而该等位移暂存器之数目为M,该等查表单元为N位元,总位元之输出共为M*N位元,而从总位元之输出中可抽取出k位元作为选择讯号之来源。6.依据申请专利范围第5项所述之乱数产生器,其中,各该查表单元中的输入多项式数量为2k,该选择讯号系k位元可对应地选择各该查表单元中的任一输入多项式。7.依据申请专利范围第4项所述之乱数产生器,其中,该等输入多项式系7位元不可再分解之多项式。8.依据申请专利范围第4项所述之乱数产生器,可用于产生符合美国联邦资讯处理标准(FIPS140-2)之乱数序列。图式简单说明:图1是一示意图,说明使用单次多项式概念之线性反馈位移暂存器的原理;图2是一示意图,说明固定方程式的限制之下,使得乱数序列将在一定周期内重复出现;图3是一电路方块图,说明本发明乱数产生器之一较佳实施例;图4是一电路方块图,说明该较佳实施例中,复合式查表电路、位移暂存电路及逻辑闸电路之连接关系;图5是一流程图,说明本发明复合多项式之乱数产生方法;及图6是一示意图,概略说明使用复合式多项式的情况,使得乱数序列不会在固定周期内重复出现。 |
