异步十进制计数器集成电路

摘要

本发明涉及一种异步十进制计数器集成电路，本发明是在现有74LS290芯片的基础上改进而成的，其主要改进点如下：(1)将现有的74LS290芯片逻辑电路图中的第2个和第3个JK触发器FF₁和FF₂的R端的“或门”改为“与门”；(2)将现有的74LS290芯片逻辑电路图中的第2个和第3个JK触发器的“S”端始终接高电平或悬空。本发明的有益效果如下：本发明不仅具有原74LS290芯片的二—五—十进制计数器的功能外，而且还具备准确的预置0000和1001的逻辑功能；本发明集成电路的功能表具备了严格的逻辑理论关系。

主权项

1、一种异步十进制计数器集成电路，它由一个1位二进制计数器和一个异步五进制计数器组成；一个1位二进制计数器由JK触发器FF0、具有两个置0输入端的“与非门”RF、具有两个置1输入端的“与非门”SF组成，JK触发器FF0的R端接“与非门”RF的输出端，JK触发器FF0的S端接“与非门”SF的输出端，JK触发器FF0的时钟输入端接CP0，其两个输出端分别为Q0及Q0；一个异步五进制计数器由JK触发器FF1-FF3、具有两个置0输入端的“与非门”RF、具有两个置1输入端的“与非门”SF组成，JK触发器FF1和FF3的时钟输入端接CP1，JK触发器FF2的时钟输入端接JK触发器FF1的输出端Q1，JK触发器FF3的S端接“与非门”SF的输出端，JK触发器FF3的J端的“与门”的两输入端分别接JK触发器FF1和FF2的输出端Q1、Q2；其特征在于JK触发器FF1和FF2的R端的“与门”的两个输入端分别接“与非门”RF和SF的输出端；JK触发器FF1和FF2的S端始终接高电平或悬空。