| 主权项 |
1.一种半导体设备之编码电路,其包括: 一预充电节点; 一第一PMOS电晶体,其用于向该预充电节点提供一 电源电压; 多重NMOS电晶体,其并行连接于该预充电节点与一 接地电压之间且由多重外部讯号驱动;及 一输出电路,其用于根据该预充电节点之一逻辑状 态来产生一编码讯号。 2.如申请专利范围第1项之编码电路,其中该输出电 路包括: 一反相器,其用于将该预充电节点之一逻辑状态转 换成该编码讯号;及 一第二PMOS电晶体,其用于根据该编码讯号来向该 预充电节点提供该电源电压。 3.一种半导体设备之编码电路,其包括: 一预充电节点; 一第一NMOS电晶体,其用于向该预充电节点提供一 接地电压; 多重PMOS电晶体,其并行连接于该预充电节点与一 电源电压之间且由多重外部讯号驱动;及 一输出电路,其用于根据该预充电节点之一逻辑状 态来产生一编码讯号。 4.如申请专利范围第3项之编码电路,其中该输出电 路包括: 一第一反相器,其用于将该预充电节点之一逻辑状 态转换成一控制讯号; 一第二反相器,其用于将该控制讯号转换成该编码 讯号;及 一PMOS电晶体,其用于根据该控制讯号来向该预充 电节点提供该电源电压。 5.一种半导体设备之冗余控制电路,其包括: 多重修复位址选择器,其用于根据一位址讯号及一 冗余启用讯号来产生局部冗余讯号; 多重修复I/O选择器,其用于根据该局部冗余讯号来 输出待修复之I/O资讯讯号,且该等修复I/O选择器中 每一个对应于该等修复位址选择器; 一I/O解码器,其用于自该等I/O资讯讯号产生I/O讯号 ;及 一编码器,其根据该等局部冗余讯号用于产生重设 讯号以启动该等I/O资讯讯号且用于产生一整体冗 余讯号以通知在一晶片中启动一冗余操作并控制 该I/O解码器。 6.如申请专利范围第5项之冗余控制电路,其中该编 码器包括: 一预充电节点; 一PMOS电晶体,其用于向该预充电节点提供一电源 电压; 多重NMOS电晶体,其并行连接于该预充电节点与一 接地电压之间且由该等局部冗余讯号驱动; 一重设电路,其用于根据该预充电节点之一逻辑状 态来产生重设讯号;及 一输出电路,其用于根据该预充电节点之一逻辑状 态来产生该整体冗余讯号。 7.如申请专利范围第5项之冗余控制电路,其中该编 码器包括: 一预充电节点; 一第一NMOS电晶体,其用于向该预充电节点提供一 接地电压; 多重PMOS电晶体,其并行连接于该预充电节点与一 电源电压之间且由该等局部冗余讯号驱动; 一输出电路,其用于根据该预充电节点之一逻辑状 态来产生一预定控制讯号及该整体冗余讯号;及 一重设电路,其用于根据该控制讯号来产生该等重 设讯号。 图式简单说明: 图1说明一习知冗余电路中的编码电路; 图2为根据本发明之冗余控制电路的方块图; 图3为根据本发明之一实施例之编码器的电路图; 及 图4为根据本发明之另一实施例之编码器的电路图 。 |
