| 主权项 |
1.一种制造薄膜电晶体阵列基板的方法,其包含: 形成一闸极图案于一基板上; 形成一闸极绝缘膜于该基板上; 形成一源/汲图案与一半导体图案于该基板上; 形成一钝化膜于该基板上; 形成一光阻图案在该钝化膜上; 使用该光阻图案覆盖钝化膜以形成一钝化膜图案, 形成该钝化膜包含过度蚀刻该钝化膜; 形成一透明电极膜于该基板上; 移除位于光阻图案与沉积于光阻图案上的透明电 极膜;以及 形成一透明电极图案。 2.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该形成钝化膜图案包含形成一 线宽窄于该光阻图案之钝化膜图案。 3.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该形成钝化膜图案系包含使用 一六氟化硫SF6比例高于氧气O2比例的蚀刻气体,使 钝化膜成型。 4.如申请专利范围第3项所述之制造薄膜电晶体阵 列基板的方法,其中该六氟化硫SF6与氧气O2的比例 为3:1至10:1。 5.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该形成钝化膜图案包含在300至 400微托之压力下,蚀刻该钝化膜以形成钝化膜图案 。 6.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该形成钝化膜图案系包含: 使用六氟化硫SF6与使用光阻膜做为一光罩,以使该 钝化膜成型;以及 使用六氟化硫SF6与氧气O2的混合气体使该闸极绝 缘膜成型。 7.如申请专利范围第6项所述之制造薄膜电晶体阵 列基板的方法,其中该混合气体中六氟化硫SF6与氧 气O2的比例为1:3。 8.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该形成钝化膜图案系包含使用 六氟化硫SF6与使用光阻膜做为一光罩,使该钝化膜 及闸极绝缘膜成型。 9.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该形成闸极图案系包含:于该 基板上,形成一薄膜电晶体的一闸极; 形成一与该闸极连接的闸极线;以及 形成一与该闸极线连接的下闸极接点电极。 10.如申请专利范围第9项所述之制造薄膜电晶体阵 列基板的方法,其中该透明电极图案包含一连接至 该薄膜电晶体的像素电极、一连接至该下闸极接 点电极的上闸极接点电极以及一电性连接至源/汲 图案的资料线之上资料接点电极。 11.如申请专利范围第9项所述之制造薄膜电晶体阵 列基板的方法,进一步包含: 形成一外加的闸极线;以及 形成一与另一条闸极线重叠的储存电极,其中该半 导体图案的一部份位于该另条闸极线与储存电极 间,藉以实质上形成一储存电容。 12.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该形成源/汲图案包含: 形成该薄膜电晶体的一源极; 形成该薄膜电晶体的一汲极;以及 形成一连接至该源极的资料线。 13.如申请专利范围第12项所述之制造薄膜电晶体 阵列基板的方法,其中该汲极与储存电极与一像素 电极连接,而该汲极与储存电极系由钝化膜图案部 份露出。 14.如申请专利范围第12项所述之制造薄膜电晶体 阵列基板的方法,进一步包含: 形成一下资料接点电极与一上资料接点电极,该下 资料接点电极系沿着该资料线以一实质上相似于 资料线的材料而形成,并自该资料线延伸而连接至 该上资料接点电极。 15.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该形成半导体图案系包含沿着 该源/汲图案形成位于该源/汲图案之下的半导体 图案。 16.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,其中该移除光阻图案包含使用一光 阻剥离制程,以移除光阻图案与位于光阻图案上的 透明电极材料,来形成透明电极图案。 17.如申请专利范围第1项所述之制造薄膜电晶体阵 列基板的方法,进一步包含: 形成一下资料接点电极与一上资料接点电极,该下 资料接点电极经由该上资料接点电极连接至资料 线,并以一实质上相似于该闸极图案的材料,形成 在一沿着该闸极图案的共平面上。 18.一种制造薄膜电晶体阵列基板的方法,其包含: 形成一薄膜电晶体于一基板上; 形成一钝化膜于该基板上; 形成一光阻图案于该钝化膜上; 使用该光阻图案使该钝化膜成型,而形成一钝化膜 图案,该成型包含过度蚀刻该钝化膜;以及 形成一像素电极,其自钝化膜图案侧表面延伸出, 并实质上设于钝化膜图案之外的区域。 19.如申请专利范围第18项所述之制造薄膜电晶体 阵列基板的方法,其中该形成钝化膜图案包含形成 具有一线宽窄于光阻图案的钝化膜图案。 20.如申请专利范围第18项所述之制造薄膜电晶体 阵列基板的方法,其中该形成像素电极包含: 形成一透明电极材料于该基板上,该基板上有钝化 膜图案与光阻图案的残留物残留其上;以及 使用一剥离制程,以移除光阻图案与位于光阻图案 上的透明电极材料。 21.一种制造薄膜电晶体阵列基板的方法,其包含: 形成一闸极图案于一基板上; 形成一闸极绝缘膜于该基板上; 形成一源/汲图案与一半导体图案于该基板上; 形成一钝化膜于该基板上; 形成一光阻图案于该钝化膜上; 使用光阻图案使钝化膜成型以形成一钝化膜图案, 该钝化膜图案的宽度窄于光阻图案的线宽;以及 形成一透明电极图案于该基板上。 22.如申请专利范围第21项所述之制造薄膜电晶体 阵列基板的方法,其中该形成钝化膜图案包含使用 一六氟化硫SF6比例高于氧气O2比例的蚀刻气体,使 该钝化膜成型。 23.如申请专利范围第22项所述之制造薄膜电晶体 阵列基板的方法,其中该六氟化硫SF6与氧气O2的比 例约为3:1至10:1。 24.如申请专利范围第21项所述之制造薄膜电晶体 阵列基板的方法,其中该形成钝化膜图案包含在300 至400微托之压力下,蚀刻该钝化膜。 25.如申请专利范围第21项所述之制造薄膜电晶体 阵列基板的方法,其中该形成钝化膜图案包含: 使用六氟化硫SF6与使用光阻图案做为一光罩,使该 钝化膜成型;以及 使用含有六氟化硫SF6与氧气O2的混合气体,使该闸 极绝缘膜成型。 26.如申请专利范围第25项所述之制造薄膜电晶体 阵列基板的方法,其中该混合气体的混合比例为六 氟化硫SF6与氧气O2的比例约为1:3。 27.如申请专利范围第21项所述之制造薄膜电晶体 阵列基板的方法,其中该形成钝化膜图案包含使用 六氟化硫SF6与使用该光阻膜做为一光罩。 28.如申请专利范围第21项所述之制造薄膜电晶体 阵列基板的方法,其中该形成一透明电极图案包含 : 形成一透明电极材料于基板上,该基板上有钝化膜 图案与光阻图案的残留物残留于其上;以及 使用一剥离制程以移除光阻图案与位于光阻图案 上的透明电极材料。 图式简单说明: 第一图为先前技术之薄膜电晶体阵列基板之平面 示意图。 第二图为沿着第一图的线I-I'的薄膜电晶体阵列基 板之横剖面示意图。 第三A图至第三D图为第二图所示的制造薄膜电晶 体基板方法的序列横剖面示意图。 第四图为依据本发明具体实施例的制造薄膜电晶 体阵列基板之平面示意图。 第五图为沿着第四图的线II-II'的薄膜电晶体阵列 基板之横剖面示意图。 第六A图至第九E图为依据本发明之具体实施例的 制造薄膜电晶体阵列基板方法之横剖面示意图。 第十A图至第十C图为有关于第九C图所示之底切( undercut)产生的实验结果的组装。 第十一A图至第十一B图为依据本发明的制造薄膜 电晶体阵列基板方法的中,蚀刻制程的第二步骤之 横剖面示意图。 |
