延迟闩锁电路

摘要

本发明之DLL电路系具有：相位比较电路，其系比较基准时脉与延迟时脉之相位；及可变延迟附加电路，其系藉由来自相位比较电路之讯号调整延迟量；其具备以下手段：猝发开始时将藉由内部时脉之1个时脉周期之开始而锁存于逻辑〝1〞之第一讯号，通过虚拟延迟而输入于可变延迟附加电路；及藉由可变延迟附加电路，于内部时脉之1个时脉周期结束前检测通过虚拟延迟而输入之第一讯号之逻辑〝1〞之持续时间，并依据持续时间，设定可变延迟附加电路之延迟量之初始值。