| 摘要 |
本发明涉及一种锁相环电路，其包括一鉴相器，一滤波器，一压控振荡器，以及一M倍数分频器，该鉴相器之一个输入端输入一参考频率，该M倍数分频器之输出端输出一需要之通路频率，该锁相环电路还包括一N/N+1倍数分频器及一个N/N+1倍数分频控制器，该N/N+1倍数分频器其一输入端连接至该压控振荡器，其输出端连接至该鉴相器之另一输入端，且该N/N+1倍数分频器之另一输入端连接至该N/N+1倍数分频控制器以接收该N/N+1倍数分频控制器所产生之控制讯号，使该N/N+1倍数分频器于一个工作周期之第一时间段内输出N倍数，而于第二时间段内输出N+1倍数。 |
